熊子谦综合课程设计直流电机Word文档格式.docx
《熊子谦综合课程设计直流电机Word文档格式.docx》由会员分享，可在线阅读，更多相关《熊子谦综合课程设计直流电机Word文档格式.docx（12页珍藏版）》请在冰豆网上搜索。
3设计输入控制部分硬件电路
4程序下载并进行硬件调试
（3）撰写说明书
1含系统硬件设计电路
2含软件设计（程序及必要的说明）
3含软件仿真及生成的顶层电路
4调试及调试结果，以及在调试过程中出现的问题及解决办法
三、原始资料
1直流电动机输出8位二进制数据，进入DAC0832进行模数变换，通过对0832的控制端口硬件电路连接选择其工作方式，每输入一组二进制数据则转换成一模拟量，这个模拟量经放大后驱动电机旋转。
2本系统控制的还有直流电机的转速，通过输出数据的大小，可以调整模数转换后的电压值从而驱动电机速度变化。
3在控制过程中，可以外接控制开关控制电机转速；
4EP3C10E144C8芯片只能输出3.3V电压，0832输出的则是5V电压，对于直流电机的驱动是不够的，因此必须有外接电路为直流电机提供足够的驱动能力。
四、要求的设计成果
在QuartusII软件中新建原理图文件，编译，仿真，锁定管脚并下载到目标芯片。
将
（1）根据设计要求,设计系统的原理框图，说明系统中各主要组成部分的功能；
（2）在QuartusII软件中，编写各个模块VHDL源程序；
并上机调试通过；
（3）根据软件编好用于系统仿真的测试文件；
（4）编好用于硬件验证的管脚锁定文件；
（5）记录系统各个模块仿真结果；
（6）记录调试过程中出现的问题及解决办法。
注意：
基本要求学生必须完成，学有余力的学生可以在基本要求完成的前提下，选择其它方案完成设计。
一般来说，生成的硬件电路越简单考查评价就越高。
五、进程安排
序号
课程设计内容
学时分配
备注
1
集中学生学习课程设计的关键理论知识、分配设计任务、明确设计要求、查找资料等。
2天
2
根据任务的要求进行方案构思，初选方案，绘制系统原理框图并和指导教师讨论，方案定稿。
1天
完成各模块的VHDL程序设计、编译和时序仿真
6天
3
编程、下载，结合硬件平台，进行调试。
完成顶层文件图绘制，对编制好的文件交给老师检查，并按照老师要求修改。
4
撰写课程设计说明书
5
答辩及验收课程设计
2天
合计
15天
六、主要参考资料
[1]侯伯享.VHDL硬件描述语言和数字逻辑电路设计.西安：
西安电子科技大学出版,2010
[2]潘松.EDA技术实用教程.成都：
电子科技大学出版社,2010
[3]李玉山.电子系统集成设计技术.北京：
电子工业出版社，2010.6.
[4]李国丽.EDA和数字系统设计.北京：
机械工业出版社,2009
[5]周彩宝.VHDL语言及其使用.上海:
华东计算机技术研究所：
2009
[6]谭会生.EDA技术中和使用实例和分析.西安:
西安电子科技大学出版社,2008
指导教师（签名）：
20年月日
1.硬件资源及相关原理…………………………………………………………6页
1.1相关设备………………………………………………………………………6页
1.2直流电机工作原理……………………………………………………………6页
2.系统总体设计方案……………………………………………………………8页
2.1系统总体框架…………………………………………………………………8页
2.2VHDL代码设计…………………………………………………………………9页
3.调试及运行结果………………………………………………………………10页
3.1调试……………………………………………………………………………10页
3.2时序仿真………………………………………………………………………11页
3.3硬件逻辑验证…………………………………………………………………11页
4.结语……………………………………………………………………………12页
直流电机转速简单控制系统课程设计报告正文
1.硬件资源及相关原理
1.1相关设备
主控芯片EP3C10T144CN
EDA及SOPC综合实验平台
20针排线
导线若干
QuartusII开发工具软件
1.2直流电机工作原理
图1DAC0832原理图
图2直流电机工作原理
DAC0832是8分辨率的D/A转换集成芯片。
和微处理器完全兼容。
这个DA芯片以其价格低廉、接口简单、转换控制容易等优点，在单片机使用系统中得到广泛的使用。
D/A转换器由8位输入锁存器、8位DAC寄存器、8位D/A转换电路及转换控制电路构成。
其引脚功能如下：
*D0～D7：
8位数据输入线，TTL电平，有效时间应大于90ns（否则锁存器的数据会出错）；
*ILE：
数据锁存允许控制信号输入线，高电平有效；
*CS：
片选信号输入线（选通数据锁存器），低电平有效；
*WR1：
数据锁存器写选通输入线，负脉冲（脉宽应大于500ns）有效。
由ILE、CS、WR1的逻辑组合产生LE1，当LE1为高电平时，数据锁存器状态随输入数据线变换，LE1的负跳变时将输入数据锁存；
*XFER：
数据传输控制信号输入线，低电平有效，负脉冲（脉宽应大于500ns）有效；
*WR2：
DAC寄存器选通输入线，负脉冲（脉宽应大于500ns）有效。
由WR2、XFER的逻辑组合产生LE2，当LE2为高电平时，DAC寄存器的输出随寄存器的输入而变化，LE2的负跳变时将数据锁存器的内容打入DAC寄存器并开始D/A转换。
*IOUT1：
电流输出端1，其值随DAC寄存器的内容线性变化；
*IOUT2：
电流输出端2，其值和IOUT1值之和为一常数；
*Rfb：
反馈信号输入线，改变Rfb端外接电阻值可调整转换满量程精度；
*Vcc：
电源输入端，Vcc的范围为+5V～+15V；
VREF
*VREF：
基准电压输入线，VREF的范围为-10V～+10V；
*AGND：
模拟信号地
*DGND：
数字信号地
DAC0832根据接法不同有三种工作模式如下：
⑴单缓冲方式。
单缓冲方式是控制输入寄存器和DAC寄存器同时接收资料，或者只用输入寄存器而把DAC寄存器接成直通方式。
此方式适用只有一路模拟量输出或几路模拟量异步输出的情形。
⑵双缓冲方式。
双缓冲方式是先使输入寄存器接收资料，再控制输入寄存器的输出资料到DAC寄存器，即分两次锁存输入资料。
此方式适用于多个D/A转换同步输出的情节。
⑶直通方式。
直通方式是资料不经两级锁存器锁存，即CS*，XFER*，WR1*，WR2*均接地，ILE接高电平。
此方式适用于连续反馈控制线路和不带微机的控制系统，不过在使用时，必须通过另加I/O接口和CPU连接，以匹配CPU和D/A转换。
本实验只需直通方式即可，所以接线点如图1所示，CS，WR1在芯片中配置低电平信号，既可以选择直通模式；
D0~D7为输入信号；
VREF输入参考电压5V；
经过开关选择数字量00000000~11111111即可被DAC0832转换成模拟量0~5V从而控制三级管基极的电压大小，如图2所示，Vcc是12v所以三极管工作在放大状态，通过放大基极电流来发大发射极的电流从而来驱动电机，从而通过输入数字量的大小来控制直流电机的转速。
2.系统总体设计方案
2.1硬件连接
本实验，实验箱开关SW1~SW8已经和FPGA相连,直流电机已经如图2连好，所以只需用排线将DAC0832的控制线和数据线和FPGA相连，通过程序编写即可将开关的数字量送给DAC0832的数据DATA7~DATA0中，在通过选择直通模式，即可实现对直流电机的调速。
DAC0832原件引脚对应FPGA引脚如下表1所示。
开关原件引脚对应FPGA引脚如下表2所示。
硬件资源
原件引脚
FPGA引脚序号
DAC0832
DATA0
67
DATA1
65
DATA2
60
DATA3
58
DATA4
59
DATA5
64
DATA6
66
DATA7
68
CS
55
WR
54
表1DAC0832引脚分布
开关
SW1
32
SW2
33
SW3
34
SW4
38
SW5
39
SW6
42
SW7
43
SW8
44
表2开关SW1~SW8引脚分布
2.2VHDL代码设计
DAC0832处于直通模式，可以将CS,WR直接写入低电平信号‘0’，然后将开关输入的数据通过时钟来更新，并将数据传输给DATA7~DATA0。
从而实行电机的调速驱动。
原理图如下图3所示。
图3VHDL代码设计原理图
设计代码如下：
libraryieee;
useieee.std_logic_1164.all;
useieee.std_logic_unsigned.all;
useieee.std_logic_arith.all;
entityDA_motoris
port
（
IN_DATA:
instd_logic_vector（7downto0）;
--输入数字量sw7~sw0引脚32~44
CLK:
instd_logic;
--时钟
CS_LOW:
outstd_logic;
--直通方式低电平引脚59
WRITE_LOW:
--直通方式低电平引脚71
OUT_DATA:
outstd_logic_vector（7downto0）--输出数字量引脚46~55用线排线将插座相连
）;
endDA_motor;
architectureaofDA_motoris
signaldata:
std_logic_vector（7downto0）;
--形参
Begin
process（CLK）
begin
CS_LOW<
='
0'
;
--直通
WRITE_LOW<
ifrising_edge（CLK）--检测CLK上跳沿，更新输出值
THENdata<
=IN_DATA;
endif;
endprocess;
OUT_DATA<
=DATA;
end;
3.调试及运行结果
3.1调试
第一次运行程序发现一个错误，分号位置的错误，经改正后，程序正常运行，通过拨动SW1~SW8，可以实现直流电机速度从0到达最大速度。
3.2时序仿真
在QuartusII中选择“Edit”菜单中的“endtime...”设置endtime为1us。
给CLK设置好时钟脉冲，时序仿真后图像如下图4所示。
图4时序仿真
通过时序仿真可以看出，每当CLK上跳沿到来时，IN_DATA的值将更新到OUT_DATA中，从而将数据导入DAC0832里面，从DAC0832出来的模拟电压来控制电机的速度。
仿真结果和预想一致，说明程序没有错误，可以下载运行。
3.3硬件逻辑验证
引脚锁定如图5
图5FPGA引脚锁定
3.4下载运行及调试结果分析
1.选择“tools”菜单中的“programmer”,在弹出对话框中选择编程模式和变成目标文件，并选择“JTAG”编程模式和Program/configure。
2.将下载线连至AS模式端口并加电。
3.单击“start”按钮，当“Progress”显示为100%时，编程成功，FPGA开始工作，通过拨动开关，直流电机的速度发生变化，达到预期效果。
4.结语
这次EDA课程设计历时两个星期，在整整两个星期的日子里，可以说是苦多于甜，但是可以学的到很多很多的东西，同时不仅可以巩固以前所学过的知识，而且学到了很多在书本上所没有学到过的知识。
通过这次设计，进一步加深了对EDA的了解，让我对它有了更加浓厚的兴趣。
特别是当每一个子模块编写调试成功时，心里特别的开心。
但是在编写顶层文件的程序时，遇到了不少问题，特别是各元件之间的连接，以及信号的定义，总是有错误，在细心的检查下，终于找出了错误和警告，排除困难后，程序编译就通过了，心里终于舒了一口气。
在波形仿真时，也遇到了一点困难,想要的结果不能在波形上得到正确的显示:
在设定输入的时钟信号后，数字秒表开始计数，但是始终看不到秒和小时的循环计数。
后来，在数十次的调试之后，才发现是因为输入的时钟信号对于器件的延迟时间来说太短了。
经过屡次调试，终于找到了比较合适的输入数值：
时钟周期设置在15秒左右比较合适。
另外，Endtime的值需要设置的长一点：
500us左右，这样就可以观察到完整的仿真结果。
其次，在连接各个模块的时候一定要注意各个输入、输出引脚的线宽，因为每个线宽是不一样的，只要让各个线宽互相匹配，才能得出正确的结果，否则，出现任何一点小的误差就会导致整个文件系统的编译出现错误提示，在器件的选择上也有一定的技巧，只有选择了合适当前电路所适合的器件，编译才能得到完满成功。
通过这次课程设计使我懂得了理论和实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识和实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高自己的实际动手能力和独立思考的能力。
在设计的过程中遇到问题，可以说得是困难重重，这毕竟第一次做的，难免会遇到过各种各样的问题，同时在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固。
总的来说，这次设计的数字秒表还是比较成功的，在设计中遇到了很多问题，最后在老师的辛勤的指导下，终于游逆而解，有点小小的成就感，终于觉得平时所学的知识有了实用的价值，达到了理论和实际相结合的目的，不仅学到了不少知识，而且锻炼了自己的能力，使自己对以后的路有了更加清楚的认识，同时，对未来有了更多的信心。
最后，对给过我帮助的所有同学和各位指导老师再次表示忠心的感谢！
课程设计成绩评定表
成
绩
评
定
项目
比例
得分
平时成绩（百分制记分）
30%
业务考核成绩（百分制记分）
70%
总评成绩（百分制记分）
100%
评定等级
优良中及格不及格
20年月日
升级会员 