航天772所电子技术基础考研试题Word格式.docx
《航天772所电子技术基础考研试题Word格式.docx》由会员分享，可在线阅读，更多相关《航天772所电子技术基础考研试题Word格式.docx（10页珍藏版）》请在冰豆网上搜索。
B、电压串联负反馈
C、电流并联负反馈
D、电流串联负反馈
3）用恒流源电路代替典型差动放大电路中的公共射极电阻Re，可
以提高电路的（）
A、差模电压增益Rd
B、共模电压增益|auc
C、差模输入电阻Rid
D、共模抑制比Kcmr
二、（20分）单级CE型放大电路如图1所示，已知三极管的
UBE=0.7V,?
=50,Rb=377kQ,Rc=6kQ,Tbb=100Q,RL=3kQ,Vcc=12V。
试计算：
（1）电路的静态工作点Q;
（5分）
（2）画出图1所示的微变等效电路图；
（5分）
（3）电压放大倍数Au；
（4）输入电阻Ri、输出电阻R。
。
三、（15分）工作点稳定电路如图2所示。
试从反馈的角度解释温度变化时，该电路静态工作电流Icq能趋于稳定的原因。
四、（12分）理想运放组成图3所示电路。
（1）导出Uo-ui的关系式；
（6分）
（2）说明运放Al、A2构成电路的反馈组态。
五、（16分）由对称三极管T»
T2组成的镜象电流源如图4所示。
若
UbE1=UBE2=0.6V,Ibi=Ib2,01=B2»
2,+VCC=+15V
（1）试证明T2管电流IC2"
Ir；
（8分）
（2）若要求Ic2=28uA,电阻R应为多大？
数字电路部分（75分）
1）数制转换
（1）将二进制转换为十进制数：
（1010.01）（5分）
（2）将十进制数转换为二进制数（误差小于2-8）:
（0.593）d（5分）
2）
（1）试用逻辑代数的基本运算定律证明：
AB+AC+BC=AB+AC
2）用卡诺图化简法化为最简与或逻辑式（5分）
Y=ABC+ABD+ACD+CT>
+ABC+ACD
3）时序逻辑电路功能的描述方法有,
o（6分）
4）具有“置0”，“置1”，“保持”和“计数翻转”功能的触发器
是。
（4分）
A、JK触发器B、D触发器C、T触发器
5）欲设计一个二十四进制的计数器，至少需要个触发器。
A、4个B、6个C、5个
6）n位二进制加法器有个状态，最大计数值是o
二、设负跳沿触发的JK触发器的时钟脉冲和J、K信号的波形如图5所示，画出输出端Q的波形。
（9分）
三、试列岀图6所示计数器的状态表，说明它是一个几进制的计数器。
设初始状态为000o（14分）
四、试分析图7所示电中的逻辑功能。
要求列岀状态转移表，求岀电
路的输出序列信号，说明电路中JK触发器的作用。
（12分）
CT54/74LS151
1
i
1-
%D、D2
D&
D,D=
2006年招收攻读硕士学位研究生入学考试
电子技术基础试题（满分150分）
（一）模拟电路部分（75分）
一、理想二极管（导通时正向压降为零，反向截止时电流为零）电路
如图1所示，试确定图中的电流I及U的大小（10分）
°
+10V
10kQ
I—n~+
1*SZD1SZD2
t-~hI-
J5kQ
JOV图
二、电路如图2所示，已知Vcc=12V,R=1KQ,Rb=360KQ,Rl二1KQ,T为
硅管，取Ubeq=0.7V,T的3^3=150,Uces=0.5V。
求该电路的输岀电压动态范围Uo（p-p〉的值。
（15分）
Fee
Rb
Rc
C2
4
Ui
Rl
Cr三、电路如图3所示。
已知VCC=+12V,Vee=-12V,Ro=Rc2=2KQ,
Rbi=Rb2=1KQoRbi=Rb2=1KQo接Bi=B2=80,rbei=rbe2=lKQ,两管发射极间所接的电阻R=47Q,电位器Rw为220Q。
试求Rw滑动端从最左端调至最右端时，该电路差模电压放大倍数Aud的变化范围。
（15
分）
四、图4所示的电路，设Ai、A2均为理想运放。
试求：
Uo
（b）
从输入端看进去的等效电感L的表达式。
五、
同
图4
结构比例放大电路如图5所示。
试回答下列问题：
（20分）
（a）设集成运放的输入电阻为8,输出电阻为零。
试写出电路反馈系数对的表达式。
（b）若运放的开环电压增益为104,其它特性不变，问使闭环电压增益Ausf=10,电阻比昱应取多大？
该电路的反馈深度是多少分贝？
R1
（c）若Us=1.0V,求U。
，Uf及Ui的大小。
（d）若开环电压增益减小20%,问相应的闭环电压增益Auf减小多少?
（e）
（二）数字电路部分（75分）
、数字逻辑基础
1、将十进制数（42518）d转换为十六进制数和二进制数（5分）
2、ABC+ABCABC=ABAC
3、用公式法化简下列函数为最简与或表达式（5分）
F=昇。
+川3+/斥+十+/CEG+BEG+DEGH
4、用与非门实现下面的逻辑，画岀逻辑电路：
Y=A+B
二、试用一个四选一多路开关设计一个一位半加器（不考虑进位），画
岀逻辑电路（10分）
三、在主从JK触发器中，已知J、K、CP端的电压波形如图6所示，
试画Q©
出端的电压波形，假定触发器的初始状态为Q=0o（15分）
四、使用JK触发器设计一个同步五进制计数器，并画出时序图。
（15分）五、分析如图7所示电路，作岀状态转移表。
图7
升级会员 