ADC综述文档格式.docx
《ADC综述文档格式.docx》由会员分享，可在线阅读，更多相关《ADC综述文档格式.docx（24页珍藏版）》请在冰豆网上搜索。
逐次逼近型转换方式的特点是：
转换速度较高，可以达到IMsps；
在低于12bits分辨率的情况下，电路实现上较其他转换方式成本低。
但这种转换方式需要数模转换电路，由于高精度的数模转换电路需要较高的电阻或电容匹配网络，故精度不会很高。
并行模数转换器
并行ADC是现今速度最快的模／数转换器，采样速率在1Gsps以上，通常称为“闪烁式”ADC。
并行转换是一种直接的模数转换方式。
它大大减少了转换过程的中间步骤，每一位数字代码几乎在同一时刻得到。
并行ADC由电阻分压器、比较器、缓冲器及编码器四部分组成。
这种结构的ADC所有位的转换同时完成，其转换时间主要取决于比较器的开关速度、编码器的传输时间延迟等。
增加输出代码对转换时间的影响较小，但随着分辨率的提高，需要高密度的模拟设计以实现转换所必需的数量很大的精密分压电阻和比较器电路。
输出数字增加一位，精密电阻数量就要增加一倍，比较器也近似增加一倍。
精度越高，比较器的数目越多，制造越困难。
如图3所示。
图3并行模数转换器的结构框图
并行ADC的分辨率受管芯尺寸、过大的输入电容、大量比较器所产生的功率消耗等限制。
并联比较器如果精度不匹配，还会造成静态误差，比如会使输入失调电压增大。
同时，这一类型的ADC由于存在比较器的亚稳态、编码气泡，还会产生离散的、不精确的输出，即所谓的“火花码”。
这类ADC的优点是模／数转换速度最高，缺点是分辨率不高，功耗大，成本高。
开关电容等效电阻：
利用图4所示的电荷转移概念,可以十分清楚地了解开关电容充当电阻的基本概念。
如果电容从V1切换至V2,则将发生瞬时电荷转移,ΔQ=C（V1-V2）,电荷流入或流出V2。
其中包含的假设条件是C没有串联电阻,而且V1和V2为理想电压源。
如果该开关以某一时钟频率fs（周期为T）来回开合,则V1与V2之间将有一个平均电流i流过,i=ΔQ/T=CAV/T。
提供同样大小平均电流的等效电阻“R”为:
“R”=ΔV/i=T/C=l/（Cfs）
图4开关电容“电阻”图5单极点无源RC滤波器及其等效的开关电容滤波器
利用这种等效的开关电容电阻,可以实现许多传统的无源和有源滤波器配置。
图5显示了一个单极点无源RC滤波器及其等效的开关电容滤波器。
RC滤波器的-3dB频率为1/（2πR1C1）。
对于开关电容滤波器,有
f3dB=fsC1/（2πC2）
请注意,对于开关电容滤波器,带宽取决于采样速率和电容值之比。
为使时间采样和电荷共享的影响最小,必须做出一个重要假设,即fs>
>
f3dB（通常要求50到100倍）。
因此,当使用开关电容滤波器概念时,临界频率由电容比和采样时钟频率决定,二者均可以非常精确且无漂移。
采用开关电容滤波器进行音频和语音滤波,可以大大减小无源器件的物理尺寸。
构建音频滤波器时,若要使用合理大小的单芯片电容（约10pF）,则要求电阻在10MΩ数量级。
以100kHz速率切换一个1pF电容可以轻松实现该电阻值,所需硅面积约为0.01mm2。
如果使用多晶硅或扩散技术来实现10MΩ电阻,则所需面积至少要大100倍。
流水线模数转换器
流水线模数转换器是对并行转换器进行改进而设计出的一种转换方式。
它在一定程度上既具有并行转换高速的特点，又克服了制造困难的问题。
它能够提供高速、高分辨率的模数转换，并且具有令人满意的低功率消耗和很小的芯片尺寸（意味着低价格）。
经过合理的设计，还可以提供优异的动态特性。
这种结构的模数转换器采用多个低精度的并行模数转换器采样信号，并进行分级量化，然后将各级的量化结果组合起来，构成一个高精度的量化输出。
每一级由采样／保持电路（Tm）、低分辨率模数转换器和数模转换器以及求和电路构成，求和电路还包括可提供增益的级间放大器。
以8位的两级流水线型为例，其结构如图6所示，它的转换过程首先是进行第一级高4位的并行转换，得到高4位信号；
然后把输入的模拟信号与第一级转换后数字信号所表示的模拟量相减，得到的差值送入第二级并行转换器，得到低4位信号。
除了两级的流水线型转换方式外，还有三级、四级甚至更多级的转换器。
图6流水线模数转换器的结构框图
流水线ADC不仅简化了电路设计，还具有如下优点：
精度较高，可达16bits左右；
转换速度较快，16bits的流水线ADC速度可达5Msps；
分辨率相同的情况下，电路规模及功耗大大降低。
但流水线型转换方式是以牺牲速度来换取高精度的，另外还存在转换出错的可能。
即第一级剩余信号的范围不满足第二级并行ADC量程的要求时，会产生线性失真或失码现象，需要额外的电路进行调整。
折叠式模数转换器
由流水线型转换方式可知，通过对输入信号的预处理，使转换器精度提高的同时，可大幅度降低元件的数目。
流水线型处理的方式是分步转换，其高位和低位数据分步得到，使转换速度受到影响。
折叠插值型转换方式克服了流水线型分步转换所带来的速度下降，它通过预处理电路，同时得到高位和低位数据，但使用的元件数目却大大减少。
折叠插值型转换方式信号预处理的方法是折叠。
折叠就是把输入较大的信号映射到某一个较小的区域内，并将其转换成数字信号，这个数据为整个数字量的低位数据。
然后再找出输入信号被映射的区间，该区间也以数字量表示，这个数据为整个数字量的高位数据。
高位和低位数据经过处理，得到最后的数字信号。
图7就是一个8bits的折叠型转换方式的信号处理示意图。
它将输入信号折叠成8个区间，用3位数字表示这8个区间。
然后再将折叠后的信号转换成5位数字量。
实际的折叠电路是由多个差分对构成的，并不能形成如图7所示的三角形折叠波，一般在最大值及最小值处较圆滑，造成较大的非线性误差，这可通过采用多个折叠电路的办法进行改进。
如果数字量低位部分有5位，采用32个折叠电路，通过调节各个折叠电路的基准电压，使每个折叠区间产生32个过零点，然后把这32路折叠后的信号送入比较器，再经过编码，产生低位数据。
但是32路折叠电路的电路规模较大，体现不出它的优势，所以通过插值的方法来产生相同的效果。
仍以低位为5位量化为例，只采用4个折叠电路，那么每个折叠区间会有4个折叠波。
再利用8个电阻分压产生的基准电压，调节这4个折叠电路，就可以得到另外的7组折叠波，同样可以产生32路折叠波。
图7信号的折叠示意图
图8就是折叠插值转换方式的原理图。
折叠插值转换方式的特点是：
数据的两次量化是同时进行的，具有全并行转换的特点，速度较快；
电路规模及功耗不大，如这里的8bits转换器只需40个比较器。
折叠插值方式存在的问题是信号频率过高时，有所谓“气泡”现象产生，需要额外的处理电路；
当位数超过8bits时，如要保持较少的比较器数耳，折叠插值变得十分麻烦，所以一般只用于8bits以下的转换器当中。
图8折叠式模数转换器的结构框图
Sigma-delta型ADC采样原理
过采样Sigma-Delta模数转换是近几十年发展起来的一种模数转换方式，目前在音频领域得到广泛的应用。
与一般的ADC不同，Sigma-DeltaADC不是直接根据采样第一个样值的大小进行量化编码，而是根据前一量值与后一量值的差值即所谓的增量的大小来进行量化编码。
从某种意义讲，它是根据信号波形的包络线进行量化编码的。
图9是Sigma-Delta调制器的结构框图。
图9Sigma-Delta调制器的结构框图
Sigma-DeltaADC的采样频率比转换频率高出许多倍。
这种类型的ADC采用了极低位的量化器，从而避免了制造高位转换器和高精度电阻网络的困难；
另一方面，由于它采用了Sigma-Delta调制技术和数字抽取滤波，因此可以获得极高的分辨率；
同时由于采用了低位量化输出的Sigma-Delta码，不会对采样值幅度变化敏感，而且由于码位低，采样与量化编码可以同时完成，几乎不花时间，因此不需要采样保持电路，这就使得采样系统的构成大为简化。
这种增量调制型
ADC实际上是以高速采样频率来换取高位量化，即以速度来换精度。
过采样Sigma-Delta模数转换的主要特点是：
转换精度很高，可达24bits以上；
由于采用了过采样、噪声整形和数字滤波等关键技巧，充分发扬了数字和模拟集成技术的长处，使用很少的模拟元件和高度复杂的数字信号处理电路达到高精度（16bits以上）的目的；
模拟电路仅占5％，大部分是数字电路，并且模拟电路对元件的匹配性要求不高，易于用CMOS技术实现。
缺点：
当高速转换时，需要高阶调制器；
在转换速率相同的条件下，比积分型和逐次逼近型ADC的功耗高。
目前，Sigma-DeltaADC分为四类：
（1）高速类ADC；
（2）调制解调器类ADC；
（3）编码器类ADC；
（4）传感器低频测量ADC。
其中每一类Sigma-DeltaADC又分为许多型号，给用户带来极大方便。
ADC各指标意义
DNL（微分非线性）：
在模拟信号对应于1LSB数字变化大于或小于1LSB的地方，被称为DNL误差。
在一个3位ADC的理想传递函数中（图10），模拟输入信号位于水平轴，数字输出位于垂直轴。
ADC的数字输出在一定的输入信号范围内有效。
对于给定输入码，输入的量称为码的宽度。
理想宽度为1LSB，但实际上，每个码的宽度均与其邻码不同。
码宽度与理想的1LSB值的偏差称为微分非线性。
图11所示为一个具有多种不同误差的3位ADC的传递函数，图中码100因为相邻码DNL误差较大而丢失。
在闭系统中，失码可能会产生震荡和摆动，因此该参数对于这种应用中的ADC选择非常重要。
差分非线性完全归因于编码过程，并且取决于ADC的编码架构，可能有很大的变化。
对于一个大于-1LSB的DNL，器件就会有丢码。
图10图11
在ADC传输函数中的差分非线性所产生的失真乘积不仅仅取决于信号的幅度，而且取决于沿着ADC传输函数的差分非线性的位置。
图12所示为具有差分非线性的两个ADC传输函数。
左手边的方框图显示了一个出现在中等量程的误差。
因此，对于大和小的信号，通过这一点的信号产生比较独立于信号幅度的失真乘积。
右手边的方框图显示了另外一个在1/4和3/4满量程处具有差分非线性误差的ADC传输函数。
高于1/2量程峰-峰值的信号将遍及这些编码并产生失真，与此同时，那些小于1/2量程峰-峰值的信号不会。
大多数高速ADC被设计为把差分非线性扩展到整个ADC的范围内。
因此，对于在满量程以内几个dB的信号，传输函数的整个积分非线性决定失真乘积。
然而，对于较低电平的信号，谐波成分主要由差分非线性控制，并且一般不会随着信号幅度的降低而成比例地减少。
图12典型的ADC/DACDNL误差
对于一个理想的ADC，其微分非线性为DNL=0LSB，也就是说每个模拟量化台阶等于1LSB，跳变值之间的间隔为精确的1LSB。
若DNL误差指标<
1LSB，就意味着传输函数具有保证的单调性，没有丢码。
当一个ADC的数字量输出随着模拟输入信号的增加而增加时（或保持不变），就称其具有单调性，相应传输函数曲线的斜率没有变号。
DNL指标是在消除了静态增益误差的影响后得到的。
具体定义如下：
其中，
VD是对应与数字输出代码D的输入模拟量，N是ADC分辨率，VLSB-IDEAL是两个相邻代码的理想间隔。
较高数值的DNL增加了量化结果中的噪声和寄生成分，限制了ADC的动态性能，表现为有限的信号-噪声比指标（SNR）和无寄生动态范围指标（SFDR）。
INL（积分非线性）：
INL定义为DNL误差的积分。
积分非线性通常是相对于码中心来测量。
通过端点画一条直线，码中心与该理想直线的最大偏差即为INL，如图11所示。
一些情况下，积分非线性相对于最佳拟合直线来定义，该直线通常利用最小二乘法来计算。
转换器的整个线性误差也类似于放大器的线性误差，并且被定义为转换器的实际传输特性与直线的最大偏差，并且一般被表示为满刻度的百分比（但是可能以LSB给出）。
选择直线有两种常见的方式：
端点和最佳直线（见图13）。
图13测量整体线性误差的方法（在两张图上采用相同的转换器）
在端点系统中，偏差由通过原点和满刻度点（在增益调节之后）的直线测得。
这是对数据转换器的测量和控制应用的最有用的整体线性测量（因为误差预算取决于理想传输特性的偏差，而不是取决于一些任意的“最佳拟合点”），并且是模拟器件公司通常采用的测量方法。
然而，最佳直线确实对交流应用中的最佳失真预测给予了较好的估计，并且也在数据表上给予“线性误差”较低的数值。
利用标准的曲线拟合技术，由器件的传输特性可以画出最佳的拟合直线，并且最大的偏差就是从这跟线测得的。
一般地说，以这种方式测得的整体线性误差仅仅是由端点方法测得的数值的50%。
对于产生令人印象深刻的数据表来说，这是一种好方法，但是，对于误差预算分析来说，这种方法没有用。
对于交流应用，详细定义失真甚至可能比直流线性度更好，因此，很少有必要采用最佳直线方法来定义转换器的线性度。
INL误差表示实际传输函数背离直线的程度，以LSB或满量程（FSR）的百分比来度量。
这样，INL误差直接依赖于与之相比较的直线的选取。
INL是在扣除了静态失调和增益误差后的测量结果，可用下式表示：
VD是数字输出码D对应的模拟输入，N是ADC的分辨率，VZERO是对应于全零输出码的最低模拟输入，VLSB-IDEAL是两个相邻代码的理想间隔。
失调误差：
失调和增益误差很容易通过微控制器或数字信号处理器修正过来。
就失调误差来讲，如果转换器允许双极性输入信号的话，操作将非常简单。
对于双极性系统，失调误差只是平移了转换函数，但没有减少可用编码的数量（图14）。
有两套方法可以使双极性误差归零。
其一，可以将转换函数的X或Y轴平移，使负满度点与单极性系统的零点相对准（图15a）。
利用这种方法，可以简单地消除失调误差，然后，通过围绕“新”零点旋转转换函数可以对增益误差进行调节。
第二种技术采用了一种迭代法。
首先给ADC输入施加个0V电压并执行一个转换；
转换结果反映了双极性零点失调误差。
然后，通过围绕负满度点旋转转换曲线实现增益调节（图15b）。
注意此时转换函数已绕A点转过一定角度，使零点偏离了期望的转换函数。
因此还需要进一步的失调误差校正。
单极性系统还要复杂一些。
如果失调为正值，可以采用和双极性系统相似的处理方法。
不同之处在于你将失去一部分ADC量程（图16）。
如果失调为负，你将无法简单地通过一次转换测得失调误差。
因为在零点以下，转换器只能显示出零。
这样，对于一个负失调误差的转换器，你必须缓慢地增加输入电压，以确定在什么地方ADC结果出现首次跳变。
同样，你将失去一部分ADC量程。
图14双极性系统的失调图图16单极性系统中的失调误差
图15校正双极性失调误差（注意：
阶梯状转换函数已被一条直线取代，因为该图中包含所有码，而台阶已经小的无法分辨，看上去为一条直线）
增益误差：
增益误差定义为满量程误差减去失调误差（图17）。
满量程误差在转换函数曲线上最后一次ADC跳变处进行测量，并和理想ADC的转换函数相比较。
增益误差可通过软件用一个简单的线性函数y=（m1/m2）（x）进行简单的校正，其中m1时理想转换函数的斜率，m2是实际测得的转换函数的斜率（图5）。
图17增益误差定义为满量程误差减去失调误差
增益误差指标中可能包含或不含ADC参考电压对于误差的贡献。
在电气规范中，检查一下增益误差的测试条件，并决定采用内部或外部基准工作是非常重要的。
一般情况下，的那个采用片内基准时增益误差会比较大。
如果增益误差为零，再对满量程模拟输入作转换时转换结果应为全1（图6）。
由于我们的转换器不理想，全1转换结果可能会在施加的输入电压大于满量程（负增益误差）或小于满量程（正增益误差）时出现。
有两种办法可以调整增益误差，其一是调节参考电压，以便在某特定参考电压下得到满量程输出，或者在软件中采用一个线性校正曲线改变ADC转换函数的斜率（一阶线性方程或查表法）。
和失调误差一样，增益误差也会降低动态范围。
对于失调和增益误差最简单的办法就是找一个误差值足够低的ADC，这样你就不必再考虑校正了。
图6增益误差降低了动态范围
码沿噪声：
码沿噪声是在转换函数中刚好发生编码跳变时出现的噪声。
通常在规格书中对该项特性不作规定。
甚至对于较高分辨率的转换器（16位以上），由于更小的LSB间隔，码沿噪声更为显著，通常都对这项性能未作规定。
很多时候，码沿噪声能有几个LSB。
转换恰好位于代码边缘的模拟输入时，代码会在LSB位发生跳动。
如果出现明显的码沿噪声，就应该对采样进行平均，这样可以有效地从转换结果中取出这种噪声。
需要对多少个采样取平均？
如果码沿噪声为2/3LSBRMS，这接近于4LSBp-p。
那么要将噪声降低到1LSBp-p，则需要对16次采样取平均。
基准：
采用内部或外部基准的ADC的一个最大潜在误差源是参考电压。
很多情况下，内置于芯片内部的基准通常都没有足够严格的规格。
为了理解基准所带来的误差源，关注三项指标：
温漂，电压噪声和负载调整。
交流特性：
有些ADC只在输入信号接近于直流时能很好地工作。
另外一些则能很好的处理从直流到nyquist频率的信号。
仅有DNL和INL复合系统要求并不能说明转换器能够同样合格地处理交流信号。
DNL和INL是在直流测试的。
要掌握其交流性能就必须了解交流指标，从中你可以找到有关交流性能的线索。
需要考察的关键指标有信号-噪声比（SNR），信号-噪声加失真比（SINAD），总谐波失真（THD），以及无杂散动态范围（SFDR）。
信号-噪声-失真比（SINAD）：
RMS信号幅度与所有其它的谱成分的平方和的根，包括谐波但不包含直流，SINAD作为输入频率的函数，是ADC的整个动态性能的良好表示，因为它包含构成噪声（包括热噪声）和失真的所有成分，它的绘图常常针对不同的输入幅度。
SINAD等于THD+N，如果对噪声的测量带宽相同的话。
SINAD绘图显示了那些因高频失真导致的交流性能退化，并且通常针对远远大于奈奎斯特以上的频率进行绘图，以便评估在过采样应用中的性能。
SINAD常常被转换为有效比特数（ENOB），这要利用理想的N比特ADC的理论关系：
SNR=6.02N+1.76dB。
该方程是用于求解N的，并且用SINAD的数值取代SNR。
SINAD和输入频率有关，随着频率向nyquist上限逼近，SINAD逐渐下降。
如果规格书中的指标是在相对于nyquist频率较低的频率下测得，在接近nyquist频率时性能有可能变得很差。
在规格书中的典型工作特性中可以找到ENOB曲线，可以观察到随着频率的增加ENOB下降，主要是由于随着输入频率的增加THD逐渐变差。
INL是一项直流指标，ENOB是一项有关转换器对于交流信号的非线性性能指标。
信噪比和有效位数：
信噪比（SNR或没有谐波的SNR）采用跟SINAD相同的方法计算，但是，在计算中不包含信号的谐波，仅仅留下噪声项，因为头5次谐波占支配地位，所以，实际上只要把它们排除在计算之外。
SNR绘图在高频将退化，但是，不如SINAD那么快，因为不包含谐波项。
许多现有的ADC数据表有些宽松地指SINAD为SNR，因此，工程师在解释这些指标时要小心。
改善SNR的一个办法是过采样，这种方法提供了一定的处理增益。
过采样以远高于信号频率的速度进行采样，以此来降低转换器的噪声背景。
这种方法将噪声谱扩展到更宽的频域内，这样就有效降低了一定频段内的噪声。
两倍率的过采样可将噪声背景降低3dB。
对于满量程正弦波输入，理论上的均方根信号与量化噪声比的计算公式为：
ADC的各种噪声源，包括积分和微分非线性、失码以及ADC内部噪声源，导致测得的SNR低于理论值。
此外，这些误差通常是输入压摆率的函数，因此会随着输入频率的提高而增大。
由于噪声的影响，导致ADC的信噪比有所降低，则对应的有限位数也低于理论有效位数，理论有效位数的计算可以通过下式计算得出：
一种更加有用的转换器性能指标是噪声频谱密度（NSD），单位为dBm/Hz或
。
NSD可以通过已知的采样速率、输入范围、SNR和输入阻抗计算得出（dBm/Hz）。
已知这些参数，便可选择一款转换器来匹配前端电路的模拟性能，这种选择ADC的方法比仅仅列出分辨率更有效。
峰值杂散、峰值谐波成分及无杂散动态范围（SFDR）：
峰值杂散或峰值谐波成分是输入信号和DC之外最大的频谱成分。
该值表示为相对于满量程输入信号的均方根值的dB值。
峰值杂散特性有时也称为无杂散动态范围。
无杂波动态范围（SFDR）：
定义为在FFT图中，频率内输入正弦波的RMS值与最高的杂散信号的RMS值之比。
杂散信号妨碍了ADC对于小输入信号的转换，因为失真信号可能会比有用信号大得多。
品域内出现一个大的杂散信号可能对SNR不会有明显影响，但会显著影响SFDR。
在通信应用中或许最重要的指标就是它的无杂波动态范围。
SFDR指标对于ADC来说，就像对混频器和LNA的三阶交调截取点指标。
ADC的SFDR被定义为RMS信号幅度对峰值杂波频谱成分的RMS数值之比（在直流到fs/2的整个第一奈奎斯特区测得）。
SFDR一般被描绘为信号幅度的函数，并可能像图2-28所示那样，被描绘为相对于信号幅度（dBc）或ADC的满量程（dBFS）。
对于接近满量程的信号，峰值频谱杂波一般由基波的头几个谐波之一决定。
然而，当信号落在小于满量程若干dB时，其它出现的杂波一般不是输入信号的直接谐波。
这是因为存在前面讨论过的ADC传输函数的差分非线性的缘故。
因此，SFDR要考虑所有源的失真，而不
升级会员 