基于FPGA的Verilog语言描述的SDRAM存储器接口设计毕业设计Word文档格式.docx
《基于FPGA的Verilog语言描述的SDRAM存储器接口设计毕业设计Word文档格式.docx》由会员分享，可在线阅读，更多相关《基于FPGA的Verilog语言描述的SDRAM存储器接口设计毕业设计Word文档格式.docx（56页珍藏版）》请在冰豆网上搜索。
Verilog;
CPLD
毕业设计（论文）原创性声明和使用授权说明
原创性声明
本人郑重承诺：
所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。
尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得及其它教育机构的学位或学历而使用过的材料。
对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了谢意。
作者签名：
日 期：
指导教师签名：
日 期：
使用授权说明
本人完全了解大学关于收集、保存、使用毕业设计（论文）的规定，即：
按照学校要求提交毕业设计（论文）的印刷本和电子版本；
学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；
学校可以采用影印、缩印、数字化或其它复制手段保存论文；
在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。
作者签名：
日 期：
学位论文原创性声明
本人郑重声明：
所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。
除了文中特别加以标注引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写的成果作品。
对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。
本人完全意识到本声明的法律后果由本人承担。
日期：
年月日
学位论文版权使用授权书
本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。
本人授权 大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。
涉密论文按学校规定处理。
日期：
导师签名：
日期：
指导教师评阅书
指导教师评价：
一、撰写（设计）过程
1、学生在论文（设计）过程中的治学态度、工作精神
□优□良□中□及格□不及格
2、学生掌握专业知识、技能的扎实程度
3、学生综合运用所学知识和专业技能分析和解决问题的能力
4、研究方法的科学性；
技术线路的可行性；
设计方案的合理性
5、完成毕业论文（设计）期间的出勤情况
二、论文（设计）质量
1、论文（设计）的整体结构是否符合撰写规范？
2、是否完成指定的论文（设计）任务（包括装订及附件）？
三、论文（设计）水平
1、论文（设计）的理论意义或对解决实际问题的指导意义
2、论文的观念是否有新意？
设计是否有创意？
3、论文（设计说明书）所体现的整体水平
建议成绩：
（在所选等级前的□内画“√”）
指导教师：
（签名）单位：
（盖章）
年月日
评阅教师评阅书
评阅教师评价：
一、论文（设计）质量
二、论文（设计）水平
评阅教师：
教研室（或答辩小组）及教学系意见
教研室（或答辩小组）评价：
一、答辩过程
1、毕业论文（设计）的基本要点和见解的叙述情况
2、对答辩问题的反应、理解、表达情况
3、学生答辩过程中的精神状态
评定成绩：
教研室主任（或答辩小组组长）：
（签名）
教学系意见：
系主任：
摘要I
AbstractII
●
●绪论
千万不要删除行尾的分节符，此行不会被打印。
在目录上点右键“更新域”，然后“更新整个目录”。
打印前，不要忘记把上面“Abstract”这一行后加一空行
第1章绪论
1.1课题背景
数据采集处理技术是现代信号处理的基础，广泛应用于雷达、声纳、软件无线电、瞬态信号测试等领域。
随着信息科学的飞速发展，人们面临的信号处理任务越来越繁重，对数据采集处理系统的要求也越来越高[1]。
近年来复杂可编程逻辑器件（CPLD，ComplexProgramableLogicDevice）由于其设计灵活性、更强的适应性及可重构性，结合同步动态随机访问存储器（SDRAM，SynchronousDynamicRandomAccessMemory）的高速、大容量、价格优势，在设计高速实时数据采集系统时受到了广泛的关注。
SDRAM（同步动态随机访问存储器）具有价格低廉、密度高、数据读写速度快的优点，从而成为数据缓存的首选存储介质。
SDRAM的读写逻辑复杂，最高时钟频率达100MHz以上，普通单片机无法实现复杂的SDRAM控制操作。
复杂可编程逻辑器件（CPLD）具有编程方便，集成度高，速度快，价格低等优点，因此选用CPLD设计SDRAM接口控制模块,简化主机对SDRAM的读写控制。
通过设计基于CPLD的SDRAM控制器接口可以在微处理器如单片机、DSP（DigitalSingnalProcessor，数字信号处理）外部连接SDRAM，增加系统的存储空间。
为了更好地把握SDRAM在数据采集系统中的应用，本章将简要介绍SDRAM的基本情况，说明论文的研究目的及意义。
1.2课题研究的目的及意义
随着内存SDRAM技术广泛的应用，如何更好的控制片外SDRAM的读写，使之达到最大的带宽利用率，如何尽可能的相对降低读写数据的延迟，隐藏读写命令发送到接收数据之间的延迟，已经成了各大芯片厂商，各大FPGA/CPLD供应商的争相研究的热点。
由于SDRAM最高频率达到100MHz以上，在如此的高频下在时钟上下边沿稳定读写数据也成了最大的难题之一。
设计SDRAM存储器接口不仅要非常了解SDRAM工作特性，时序要求而且整个过程覆盖前端设计，前端验证，综合，Timing分析，布局布线及CPLD调试，是一个很有挑战性的研究方向，也很有现实意义。
在设计优化的同时既要考虑不同频率的兼容性，又要考虑不同类型存储器的兼容性，还需考虑板上走线，对个人能力来说是一个很好的锻炼。
此次将SDRAM存储器接口的设计作为毕业论文，不仅是对四年来所学知识的归纳与总结，更是对自己的肯定，通过这次设计让我对IC领域有了真切的体会，在项目中锻炼提高自己，在实践中使理论更好的得到应用。
1.3同步动态随机存储器简介
同步动态随机存储器英文全称为SynchronousDynamicRandomAccessMemory，简称SDRAM（下文提到时都用SDRAM表示）。
SDRAM器件的管脚分为控制信号、地址和数据三类。
SDRAM具有多种工作模式，内部操作是一个非常复杂的状态机。
SDRAM的管脚分为以下几类：
1．控制信号：
包括片选、时钟、时钟有效、行/列地址选择、读写选择、数据有效；
2．地址信号：
时分复用管脚，根据行/列地址选择管脚控制输入地址为行地址或列地址；
3．数据信号：
双向管脚，受数据有效控制。
根据控制信号和地址输入，SDRAM包括多种输入命令：
模式寄存器设置命令；
激活命令；
预充命令；
写命令；
读命令；
自动刷新命令；
自我刷新命令；
突发停止命令；
空操作命令。
根据输入命令，SDRAM状态在内部状态间转移。
内部状态包括：
模式寄存器设置状态；
激活状态；
预充状态；
写状态；
读状态；
自动刷新状态；
自我刷新状态；
节电状态。
通常一个SDRAM中包含几个Bank，每个Bank的存储单元是按行和列寻址的。
由于这种特殊的存储结构，SDRAM有以下几个工作特性[2]：
1．SDRAM的初始化
SDRAM在上电100~200μs后，必须由一个初始化进程来配置SDRAM的模式寄存器，模式寄存器的值决定着SDRAM的工作模式。
2．访问存储单元
为减少I/O引脚数量，SDRAM复用地址线，所以在读写SDRAM时，先由Active命令激活要读写的Bank，并锁存行地址，然后在读写指令有效时锁存列地址。
一旦Bank被激活后只有执行一次预充命令后才能再次激活同一Bank。
3．刷新和预充电
SDRAM的存储单元可以理解为一个电容，总是倾向于放电，因此必须有定时的刷新周期以避免数据丢失。
刷新周期可由（最小刷新周期÷
时钟周期）计算获得。
对Bank预充电或者关闭已激活的Bank，可预充特定Bank也可同时作用于所有Bank，A10、BA0和BA1用于选择Bank。
4．操作控制
SDRAM的具体控制命令由一些专用控制引脚和地址线辅助完成。
CS、RAS、CAS和WE在时钟上升沿的状态决定具体操作动作，地址线和Bank选择控制线在部分操作动作中作为辅助参数输入。
1.4论文的结构和框架
以数据采集系统中数据的存储为背景，开展了对其中SDRAM接口的研究，重点放在产生控制SDRAM操作的各种操作时序上。
下面对每一章的主要内容作一个概括。
绪论对课题的研究背景及研究目的及意义做出简介，并指出论文中待解决的问题和难点。
在SDRAM的工作原理一章中通过对比存储器引出SDRAM存储器接口的设计，介绍了SDRAM的基本原理，以及SDRAM的相关理论，根据SDRAM工作原理和内部结构，选择出适合的实施方案。
之后在SDRAM基本操作一章中从理论上详细分析了SDRAM的基本操作时序和SDRAM的工作特性，从分析中得出SDRAM接口设计存在的难点，为以后的工作指明了研究的方向，为方案的实施提供必要的理论依据。
接下来在系统结构及硬件设计一章中针对SDRAM接口的硬件设计作了详细介绍，在前三章的理论分析基础上把SDRAM接口设计模块化，用Verilog语言编写程序来实现各个模块所实现的功能，介绍了实现SDRAM接口的MAXⅡ系列的CPLD芯片和MT48LC系列的SDRAM芯片的基本资料，为第五章在软件上实现SDRAM接口做好硬件准备。
软件设计与实现主要利用QuartusⅡ软件开发平台对CPLD芯片进行编程，初步实现了SDRAM存储器接口的设计，并在实验室条件下对设计进行了仿真。
这一章也是文章的重点。
第2章SDRAM的工作原理
存储器的种类很多，依据不同的方法存储器可以分为很多种，比较不同的存储器了解SDRAM的优点，要实现SDRAM的接口就要了解SDRAM存储器的基本原理、内部结构和技术指标等，所以本章对SDRAM的原理、内部结构和SDRAM的技术指标作了详细的分析。
2.1存储器的概述
存储器是记忆设备，用于存放供执行的指令、计算或处理的原始数据、中间结果、最终答案的内部或者外部器件。
存储器的主要功能是用来存放程序与数据，程序是计算机操作的依据，数据是计算机操作的对象。
为了实现自动计算，各种信息必须预先存放在计算机内的某个地方，这个地方就是存储器。
构成存储器的存储介质，目前主要采用半导体器件和磁性材料。
存储器中最小的存储单位就是一个双稳态半导体电路或一个CMOS晶体管或磁性材料的存储元，它可存储一个二进制代码，由若干个存储元组成一个存储单元，然后再由许多存储单元组成一个存储器。
2.1.1存储器的分类
根据存储材料的性能及使用方法不同，存储器有各种不同的分类方法：
1．按存储介质分
半导体存储器：
用半导体器件组成的存储器；
磁表面存储器：
用磁性材料做成的存储器。
2．按存储方式分
随机存储器：
任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关；
顺序存储器：
只能按某种顺序来存取，存取时间和存储单元的物理位置有关。
3．按存储器的读写功能分
只读存储器（ROM）：
存储的内容是固定不变的，只能读出而不能写入的半导体存储器；
随机读写存储器（RAM）：
既能读出又能写入的半导体存储器。
4．按信息的可保存性分
非永久记忆的存储器：
断电后信息即消失的存储器；
永久记忆性存储器：
断电后仍能保存信息的存储器。
5．按在计算机系统中的作用分
根据存储器在计算机系统中所起的作用，可分为主存储器、辅助存储器、高速缓冲存储器、控制存储器等。
为了解决对存储器要求容量大，速度快，成本低三者之间的矛盾，目前通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。
2.1.2存储器的技术指标
存储器的性能指标主要是存储容量、存储时间、存储周期和存储器带宽[3]。
存储容量是指存储器中可以容纳的存储单元总数。
常用字数或字节数来表示，一个字节定义为8个二进制位，一个字长通常是8的倍数。
存储时间又称存储器访问时间，指从启动一次存储器操作到完成该操作所经历的时间，即从一次读操作命令发出到该操作完成，将数据读入数据缓冲寄存器为止所经历的时间。
存储周期是连续启动两次读操作所需间隔的最小时间。
通常，存储周期略大于存储时间，时间单位为ns。
存储器带宽指单位时间里存储器所存取的信息量，通常以位/秒或字节/秒为单位。
带宽是衡量数据传输速率的重要技术指标。
存储容量反映了存储空间的大小，存储时间、存储周期和存储器带宽反映了存储器的速度指标。
2.1.3存储器的比较
目前几乎所有的主存储器都采用半导体芯片，按存储器的读写功能进行分类，半导体存储器可以分为只读存储器（ROM，ReadonlyMemory）和随机读写存储器（RAM，RandomAccessMemory）。
ROM只能读出，不能写入，包含了不能改变的永久性数据，它的一个重要应用就是微程序设计。
只读存储器具有不易失性，只读存储器存入数据的过程，称为对ROM进行编程。
RAM既能从存储器中读取数据，也能方便和快速写入数据，通过使用电信号完成读写操作。
RAM具有易失性，因此只用于暂时存储数据。
下面主要对各种类型RAM进行介绍。
RAM又分动态存储器（DRAM，DynamicRAM）和静态存储器（SRAM，StaticRAM）。
SRAM是利用双稳态触发器来保存信息的，只要不断电，信息是不会丢失的，所以谓之静态；
DRAM利用MOS（金属氧化物半导体）电容存储电荷来储存信息，SDRAM与传统的DRAM相比，在存储体的组织方式和对外操作上作了重大改进，但是SDRAM存储体结构与RAM有较大差异，其控制时序和机制也较复杂[4]。
因为电容是会漏电的，所以必须通过不停的给电容充电来维持信息，这个充电的过程叫再生或刷新（Refresh）。
由于电容的充放电是需要相对较长的时间的，SDRAM的速度要慢于SRAM，但SRAM免刷新的优点需要较复杂的电路支持，如一个典型的SRAM的存储单元需要六个晶体管（三极管）构成，而SDRAM的一个存储单元最初需要三个晶体管和一个电容，后来经过改进，就只需要一个晶体管和一个电容了。
由此可见，SDRAM的成本、集成度、功耗等明显优于SRAM。
2.2SDRAM的工作原理
在数据采集系统当中，使用大容量存储器实现数据缓存是一个必不可少的环节，也是系统实现中的重点和难点之一。
SDRAM具有价格低廉、密度高、数据读写速度快的优点，从而成为数据缓存存储器的首选，是动态存储器系列中使用最广泛的高速、高容量存储器。
2.2.1SDRAM存储的基本原理
SDRAM的基本存储电路以电荷形式存储信息，电荷存储在MOS管栅极和源极之间的极间电容或专门集成的电容上。
电容充电成高电位后，表示1，放电后表示0。
根据使用的三极管数量不同，有六管型、四管型、三管型和单管型，其中，单管型由于结构简单、集成度高而得到广泛应用
升级会员 