学府考研尹其畅第79Word格式文档下载.docx
《学府考研尹其畅第79Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《学府考研尹其畅第79Word格式文档下载.docx（26页珍藏版）》请在冰豆网上搜索。
具有两个互补的输出端Q端和Q端。
当Q=1时，称触发器的状态为1状态，也称触发器置位；
当Q=0时，称触发器的状态为0状态，也称触发器复位。
触发器的功能：
形象地说，它具有“一触即发”的功能。
在输入信号的作用下，它能够从一种状态（0或1）转变成另一种状态（1或0）。
触发器的特点：
有记忆功能的逻辑部件。
输出状态不只与现时的输入有关，还与原来的输出状态有关。
触发器的分类：
按功能分
RS触发器
D型触发器JK触发器
T型触发器
按触发方式划分
电平触发方式
主从触发方式
边沿触发方式
触发器根据逻辑功能的不同可分为：
RS触发器、D触发器、JK触发器、T触发器、T’触发器等；
根据电路结构和动作特点的不同可分为：
基本RS触发器、钟控触发器、主从触发器和边沿触发器等。
此外，根据存储数据原理的不同，还可以分为静态触发器和动态触发器。
触发器的现态和次态
现态Qn——触发器接收输入信号之前的状态
次态Qn+1——触发器接收输入信号之后的状态
（现态Qn和次态Qn+1的逻辑关系是研究触发器工作原理的基本问题）
要点二：
基本RS触发器
基本RS触发器是结构最简单的触发器，下图所示为由与非门构成的基本RS触发器。
1.工作过程简介
（1）
触发器置0。
将输入端称为置0端，也叫复位端（Reset）。
（2）
触发器置1。
将输入端称置1端，也叫置位端（Set）。
（3）
（4）
2.触发器逻辑功能描述
触发器接收输入信号之前的状态称为触发器的现态，用Qn表示；
触发器接收输入信号之后的状态称为触发器的次态，用Qn+1表示。
现态和次态是两个相邻离散时间里触发器输出端的状态，描述触发器的逻辑功能就是要找出触发器次态与现态及输入信号之间的关系。
触发器逻辑功能使用以下5种方法：
特性表、特性方程（CharacteristicEquation）、状态转换图（StateDiagram）、驱动表、波形图，也称时序图（WaveForm）来描述
1特性表。
表示触发器的次态Qn+1与现态Qn及输入信号之间关系的真值表，称为特性表，也叫状态转换真值表（StateTable）。
基本RS触发器的特性表如下:
输入变量
触发器状态变换
说明
×
触发器状态不定
1
触发器置0
触发器置1
触发器保持原状态不变
（2）特性方程。
表示触发器的次态Qn+1与现态Qn及输入信号之间关系的逻辑表达式，称为触发器的特性方程，也称为特征方程或次态（状态）方程。
基本RS触发器的特性方程为：
在上式中，
是使用基本RS触发器的约束条件，即正常使用时、不能同时为0。
（3）状态转换图
表示触发器状态发生变化时，对输入信号的要求。
基本RS触发器的状态转换图如下：
说明：
图中的两个圆圈表示触发器的两个稳定状态，箭头表示触发器在输入信号作用下状态转换的方向，箭头线旁标注的
的值表示触发器状态转换的条件。
（4）驱动表。
根据触发器现态Qn和次态Qn+1的值确定输入信号取值的关系表，称为触发器的驱动表，也称激励表。
基本RS触发器的驱动表如下
输出变量状态的变化
对输入变量的要求
Qn
Qn+1
要点三：
同步触发器
具有时钟脉冲控制的触发器称为同步触发器，又称时钟触发器（或钟控触发器）。
在数字系统中，如果要求某些触发器在同一时刻动作，就必须给这些触发器引入时间控制信号。
时间控制信号也称同步信号，或时钟信号，或时钟脉冲，简称时钟，用CP（ClockPulse）表示。
CP－控制时序电路工作节奏的固定频率的脉冲信号，一般是矩形波。
具有时钟脉冲CP控制的触发器称为同步触发器，或时钟触发器，触发器状态的改变与时钟脉冲同步。
同步RS触发器
同步RS触发器是在基本RS触发器的基础上增加两个由时钟脉冲信号CP控制的与非门G3、G4构成的。
下图为带直接复位端和直接置位端的同步RS触发器电路，图中CP端为时钟脉冲信号输入端，简称钟控端。
1工作过程简介
CP=0时，G3、G4门被封锁，输出均为1。
此时，不论输入信号R、S如何变化，触发器的状态保持不变。
CP=1时，G3、G4门解除封锁，触发器的次态Qn+1取决于输入信号R、S及电路的现态Qn。
输入端和为直接复位端和直接置位端。
端和端又称异步置0端和异步置1端，它不受CP脉冲信号的控制。
可以通过端和端的值确定触发器的初始状态。
（1）特性表。
时钟信号
触发器状态
CP
R
S
Qn
Qn+1
CP=0时，
触发器状态不变
■同步RS触发器的特性方程为（CP=1时）
（3）状态转换图与驱动表。
状态转换图
同步RS触发器驱动表
状态转换
对输入信号的要求
3．同步RS触发器的特点
（1）CP=0时，触发器不接受输入信号，保持原状态不变。
CP=1时，触发器接收输入信号R、S，并随R、S的变化而变化。
（2）存在不定状态，即输入信号之间有约束。
（3）存在空翻现象。
CP=1期间，输入信号的多次变化，将导致触发器的状态也随之多次发生变化，这种现象称为空翻。
它与触发器在一个CP脉冲信号作用下，状态最多只能变化一次的原则相悖，应采取措施避免。
由于同步RS触发器存在空翻现象，所以它只能用于数据锁存，而不能用于计数器、寄存器和存储器中。
要点五：
主从触发器
主从RS触发器由两个同步RS触发器组成的主触发器和从触发器首尾相连构成，但是控制主、从触发器工作的CP脉冲信号相位相反。
主从RS触发器的特性表
↓
在CP时钟脉冲信号的下降沿到来时，输入信号通过主触发器作用于从触发器，使触发器状态改变。
要点六：
主从JK触发器
1.工作过程简介
（1）J=0，K=0。
由于门G7、G8输出均为1，所以触发器电路保持原有状态不变。
（2）J=0，K=1。
在CP=1期间，主触发器置0，CP脉冲信号发生负跳变后，从触发器接收主触发器状态，也被置0。
（3）J=1，K=0。
在CP=1期间，主触发器置1，CP脉冲信号发生负跳变后，从触发器接收主触发器状态，也被置1。
（4）J=1，K=1。
2.触发器逻辑功能描述
J
K
保持
置0
置1
取反
主从JK触发器的特性方程。
主从JK触发器的状态转换图。
对主从JK触发器，只有在CP=1期间，输入信号J、K的状态一直不变，才能够保证特性表状态的成立。
对于主从结构的触发器，为保证电路的正常工作，应使输入信号在CP=1期间保持不变。
在使用主从结构触发器时必须注意：
只有在CP=1的全部时间里输入始终保持不变的条件下，用CP下降沿到来时的输入状态决定触发器的下态才肯定是对的。
否则，必须考虑CP=1期间输入端状态的全部变化过程，才能确定CP降沿到来时触发器的下态。
要点七：
边沿触发器
边沿触发器在CP脉冲信号的上升沿或下降沿到来时刻接收输入信号，电路的状态才可能发生变化，而在其他时刻输入信号状态的变化对触发器状态没有影响。
边沿触发器是利用时钟脉冲的有效边沿（上升沿或下降沿）将输入的变化反映在输出端，而在CP=0及CP=1不接收信号，输出不会误动作。
边沿触发器——CP脉冲上升沿或下降沿进行触发。
正边沿触发器——CP脉冲上升沿触发。
负边沿触发器——CP脉冲下降沿触发。
边沿触发方式，可提高触发器工作的可靠性，增强抗干扰能力。
维持阻塞型边沿触发器
CP=0时，电路状态保持原态。
当CP由0跳变为1时，触发器接收数据，
CP=1期间，即使输入D发生变化，电路状态也不再随之发生变化
D
↑
■
（2）特性方程。
（CP↑有效）
（3）状态转换图。
带直接复位端和直接置位端的多输入维持阻塞D触发器的逻辑符号如下。
要点八：
利用传输延迟的TTL边沿触发器
为了免除CP=1期间输入控制电平不许改变的限制，可采用边沿触发方式。
其特点是：
触发器只在时钟跳转时发生翻转，而在CP=1或CP=0期间，输入端的任何变化都不影响输出。
如果翻转发生在上升沿就叫“上升沿触发”或“正边沿触发”。
如果翻转发生在下降沿就叫“下降沿触发”或“负边缘触发”。
下面以边缘触发的D触发器为例讲解。
以利用传输延迟时间的边沿JK触发器为例进行介绍。
当CP为低电平时，与或非门G1、G2相当于两个与非门，构成低电平有效的基本RS触发器，由于其输入均为1，此时触发器状态保持不变。
当CP时钟脉冲信号为高电平时，
所以触发器输出也保持不变。
但此时门G3、G4的输出会随着输入信号发生变化：
当CP发生负跳变时，门G3、G4与G1、G2的CP输入同时变为0，但由于门电路传输延迟时间的作用，门G3、G4的输出S、R仍保持CP下降沿之前的状态；
而G1、G2恢复为低电平有效的基本RS触发器特性。
所以此时触发器状态为：
三、边沿D触发器的主要特点
1、CP边沿（上升沿或下降沿）触发
在CP脉冲上升沿（或下降沿）时刻，触发器按照特性方程Qn+1=D的规定转换状态，实际上是加在D端的信号被锁存起来，送到输出端。
2、抗干扰能力强
因为只在触发沿甚短的时间内触发，其他时间输入信号对触发器不起作用，保证信号的可靠接收。
3、只具有置1、置0功能
在某些情况下，使用起来不够方便。
要点十：
触发器之间的转换
JK触发器构成T触发器和T’触发器
1．JK触发器构成T触发器
在CP时钟脉冲信号作用下，具有保持和翻转功能的触发器，称为T触发器。
将JK触发器的两个输入端J、K相连，作为输入端就构成了T触发器。
T触发器的特性方程为：
T触发器常用作进行记数。
小结
1.在应用触发器时，要特别注意触发形式，否则很容易造成整个数字系统工作不正常。
2.边沿触发抗干扰能力强，且不存在空翻，应用较广泛。
3.虽然花费了不少时间用于分析触发器内部电路的工作原理，但重点要求大家在理解的基础上能够牢固地记忆和正确地使用边沿触发方式下的D触发器和JK触发器的逻辑符号和功能。
（1）时钟控制R-S触发器
电平触发方式，当CP=1时，其状态随输入端R、S的变化而改变
（2）主从J-K触发器
（3）边沿触发器维持-阻塞D触发器
Qn+1=D
（４）边沿J-K触发器
触发方式不同，逻辑功能与主从J-K触发器的相同。
习题补充：
一、填空题
1、按照电路结构和工作特点的不同，将触发器分成（基本触发器）、（同步触发器）和（边沿触发器）。
2、由与非门构成的基本RS触发器的特征方程为：
（）；
约束条件为：
（RS=0）。
3、填写下表所示的RS触发器特性表中的Qn+1。
二、选择题
1、已知R、S是或非门构成的基本RS触发器
输入端，则约束条件为（⑴）。
⑴RS＝0⑵R+S＝1⑶RS＝1⑷R+S＝0
2、有1个与非门构成的基本RS触发器，欲使
Qn+1＝Qn，则输入信号应为（⑷）。
⑴S＝0，R＝1⑵S＝R＝1
⑶S＝1，R＝0⑷S＝R＝0
1、同步RS触发器：
CP＝0时输出端Q和Q的状态（保持不变）；
CP＝1时RS变化将引起触发器输出端Q和Q的状态（变化）。
2、同步D触发器的特性方程是（）。
1、没有约束条件的触发器是（⑵）。
⑴基本RS触发器⑵同步D触发器
⑶同步RS触发器
2、若将D触发器的D端连接到Q端上，经过100个脉冲后，它的次态Q（t+100）=0,则现态Q（t）应为（⑴）。
⑴Q（t）＝0⑵Q（t）＝1
⑶与原态无关
1、边沿触发器具有共同的动作特点，即触发器的次态仅取决于CP信号的（上升沿）或（下降沿）到达时输入的逻辑状态，而在这时刻之前或之后，输入信号的变化对触发器输出的状态没有影响。
2、边沿JK触发器的特性方程为
3、触发器逻辑功能的表示方法有（特性表）、（卡诺图）、（特性方程）、（状态图）和（时序图）5种。
二、选择题
1、JK触发器欲在CP作用后保持原状态，则JK的值是（⑷）。
⑴JK＝11⑵JK＝10
⑶JK＝01⑷JK＝00
2、P255图4.3.5所示边沿JK触发器是在CP的（⑵）触发的。
⑴上升沿⑵下降沿
⑶高电平⑷低电平
若在图1电路中的CP、S、R输入端，加入如图4.27所示波形的信号，试画出其
和
端波形，设初态
=0。
1图
解：
图4.5电路为同步RS触发器，分析作图如下：
4.5设图4.28中各触发器的初始状态皆为Q=0，画出在CP脉冲连续作用下个各触发器输出端的波形图。
图4.28题4.5图
4.8电路如图4.31所示，设各触发器的初始状态均为0。
已知CP和A的波形，试分别画出Q1、Q2的波形。
图4.31题4.8图
由图可见
升级会员 