基于FPGA的电子时钟设计文档格式.docx

基于FPGA的电子时钟设计文档格式.docx

《基于FPGA的电子时钟设计文档格式.docx》由会员分享，可在线阅读，更多相关《基于FPGA的电子时钟设计文档格式.docx（10页珍藏版）》请在冰豆网上搜索。

3系统模块化设计

3.1分频模块

根据需求分析的要求，分频电路需要产生1HZ、100HZ、1000HZ的脉冲信号。

其中秒表的精确度为0.01s，首先需要一个准确的计时基准时钟，它的周期为10ms，即需要用100Hz的计时时钟。

电子时钟的运行需要一个1HZ的脉冲信号来控制秒计时。

动态扫描模式需要1000HZ的脉冲信号来控制。

电子时钟的分频模块如图3.1所示：

图3.1分频模块

3.2模式选择模块

根据需求分析的要求，电子时钟分为时钟运行模式，调整时间模式和秒表运行模式，在运行时需要对运行状态进行转换。

电子时钟的模式选择模块如图3.2所示：

图3.2模式选择模块

3.3计时模块

根据需求分析的要求，电子时钟计时模块的功能为正常计时，即每秒钟读出一次数，秒表加1，秒计时满60进1给分计时，分计时满60进1给小时计时，小时计时满24清零。

从功能上讲需要60进制计数器，60进制计数器和24进制计数器。

秒表的精度是0.01S，从功能上讲需要一个100进制计数器。

电子时钟的计时模块如图3.3所示：

图3.3计时模块

3.4秒表功能模块

根据需求分析要求，电子时钟秒表模块功能为进行手动计时，按一下key2为计时，再按一次key2为停止计时，保存计数数值，依此类推；

按一次key1为计数清零，停止计数。

电子时钟秒表模块计数器共有三个，分别为百分秒的100进制计数器，秒钟的60进制计数器和分钟的60进制计数器。

秒表功能模块如图3.4所示：

图3.4秒表功能模块

3.5显示模块

电子时钟显示模块主要是用LED显示，采用动态扫描方式显示。

根据需求分析的要求，电子时钟显示模块包括调整时间显示和时钟，秒表运行显示两部分，如图3.5和图3.6所示，分别表示调整时间显示和时钟，秒表运行显示。

图3.5调整时间显示

图3.6时钟，秒表运行显示

3.6顶层模块

顶层模块的作用主要是将分频模块，模式选择模块，计时模块，秒表功能模块和显示模块连接在一起，实现需求分析中电子时钟所要求的功能。

顶层模块如图3.7所示:

图3.7顶层模块

4电路图综合结果及仿真结果

4.1电路图综合结果

在quartus工程文件中对各个模块进行编译，无误后进行综合，得到最外层电路图，途中包含了各个子模块，各子模块中又包含下层模块。

电子时钟电路图综合结果如图4.1所示。

图4.1电路图综合结果

4.2仿真图

在quartus工程文件中对程序进行仿真，仿真如图4.2所示。

图4.2仿真图

4系统的实现与验证

4.1管脚分配情况

根据程序的模块化分析和实验板芯片的管脚分配图，在quartusⅡ软件的工程文件的PinPlanner中设置需要的管脚，管脚分配的情况如表4.1所示：

表4.1管脚分配情况

DIG[7]

Output

PIN_202

DIG[6]

PIN_203

DIG[5]

PIN_189

DIG[4]

PIN_188

DIG[3]

PIN_187

DIG[2]

PIN_186

DIG[1]

PIN_185

DIG[0]

PIN_184

SEG[7]

PIN_197

SEG[6]

PIN_200

SEG[5]

PIN_198

SEG[4]

PIN_194

SEG[3]

PIN_195

SEG[2]

PIN_199

SEG[1]

PIN_201

SEG[0]

PIN_196

clk

Input

PIN_31

key1

PIN_143

key2

PIN_144

modkey

PIN_145

4.2实现与验证

在quartusⅡ软件的工程文件中点击Programmer将程序烧进实验板，然后点击Start运行程序，开始验证需求上要求的功能。

根据需求分析的要求，在实验板上需要验证时钟运行模式，秒表运行模式。

验证运行如图4.3和4.4所示。

图4.3时钟运行模式

图4.4秒表运行模式

根据需求分析的要求，经过验证电子时钟的基本功能正常。

验证步骤如下：

1、按到计时模式，看秒到59时，再过一秒，秒钟清0，分钟加1，秒进制正常。

把分位调到59，过一分钟，分钟变0，小时加1。

然后把小时调到23，分位调到59，过一分钟，发现小时位和分位都变0。

表示计时正常。

2、按到秒表模式，看到最低两位，到99时，再过10ms,最后两位变0，中两位的低位加1。

表示秒表功能正常。

3、按到调时模式，看按键加1功能正常。

5设计体会

本次设计，让我受益匪浅，认识到自己的很多不足。

由于对VerilogHDL编程语言知识的欠缺，让我对基于FPGA电子时钟设计无从下手，在同学的帮助下编程实现需求分析中对电子时钟要求的功能；

对quartusⅡ软件的使用不够熟练，让我在对各个模块的仿真时很是苦恼。

在实验板上对电子时钟的功能的验证，让我感受到张老师的那句：

“不能把软件和硬件结合起来，只能把自己培养成一个软件民工。

”的重要性，让我认识到对硬件学习的必要性和重要性。

在以后的学习中，我会谨记张老师的教诲，在实际操作中提高写作文档能力和规范性。

=END=