12位带隔离输入通道Word文件下载.docx

12位带隔离输入通道Word文件下载.docx

《12位带隔离输入通道Word文件下载.docx》由会员分享，可在线阅读，更多相关《12位带隔离输入通道Word文件下载.docx（21页珍藏版）》请在冰豆网上搜索。

（3）带隔离模拟信号的产生与AD转换器

（4）人机通道的接口电路

（5）数据传输接口电路

2.1.2输入通道的构成器件：

信号调理电路，多路开关，采样保持电路，A/D，单片机，电平转换接口，接收端（单片机、PC或其它设备）组成。

系统框图如下图所示：

模拟量输入通道的一般结构图

2.1.3.信号调理电路

♦在模拟量输入通道中，对现场可能引入的各种干扰必须采取相应的技术措施以保证模/数转换的精度，所以首先要在通道之前设置输入信号调理电路。

♦根据通道需要，可以采取不同的信号调理技术，如信号滤波、光电隔离、电平转换、过电压保护、反电压保护、电流/电压变换等。

本节主要介绍模拟量输入通道中常用的电流/电压变换技术。

♦在控制系统中，对被控量的检测往往采用各种类型的现场变送器，它们的输出一般为0~10mA或4~20mA的统一电流信号，对此需采用电阻分压法把现场的电流信号转换为电压信号，有两种变换电路分别是无源I/A变换电路和有源I/A变换电路。

2.2多路模拟开关

♦由于微机的工作速度远远快于被测参数的变化，因此一台微机系统可供几十个检测回路使用，但微机在某一时刻只能接收一个通道的信号。

所以，必须通过多路模拟开关实现多选1的操作，将多路输入信号依次地切换到后级。

♦目前，微机控制系统使用的多路开关种类很多，如集成电路芯片CD4051（双向、单端、8路）、CD4052（单向、双端、4路）、AD7506（单向、单端、16路）等。

♦结构原理：

现以常用的CD4051为例，8路模拟开关的结构原理如下图所示。

CD4051原理图

♦CD4051由电平转换、译码驱动及开关电路三部分组成，引脚中的禁止端很重要。

当禁止端为“1”时，前后级通道断开，即S0~S7端与Sm端不可能接通；

当为“0”时，则通道可以被接通，通过改变控制输入端C、B、A的数值，就可选通8个通道S0~S7中的一路。

比如：

当C、B、A=000时，通道S0选通；

当C、B、A=001时，通道S1选通；

……

♦当C、B、A=111时，通道S7选通。

其真值表如下表所示：

2.3前置放大器

♦前置放大器的任务是将模拟输入小信号放大到A/D转换的量程范围之内，如0~5VDC。

对单纯的微弱信号，可用一个运算放大器进行单端同相放大或单端反相放大。

如图2-5所示，信号源的一端若接放大器的正端为同相放大，同相放大电路的放大倍数G=1+R2/R1；

若信号源的一端接放大器的负端为反相放大，反相放大电路的放大倍数G=－R2/R1。

当然，这两种电路都是单端放大，所以信号源的另一端是与放大器

♦同向放大和反向放大电路

2.3.1测量放大器

♦但来自生产现场的传感器信号往往带有较大的共模干扰，而单个运放电路的差动输入端难以起到很好的抑制作用。

因此，A/D通道中的前置放大器常采用由一组运放构成的测量放大器，也称仪表放大器，如图2-6（a）所示。

♦经典的测量放大器是由三个运放组成的对称结构，测量放大器的差动输入端VIN和VIN分别是两个运放A1、A2的同相输入端，输入阻抗很高，而且完全对称地直接与被测信号相连，因而有着极强的抑制共模干扰能力。

2.4采样保持器

♦当某一通道进行A/D转换时，由于A/D转换需要一定的时间，如果输入信号变化较快，就会引起较大的转换误差。

为了保证A/D转换的精度，需要应用采样保持器。

2.4.1数据采样定理

♦把连续变化的量变成离散量后再进行处理的微机控制系统，称为离散系统或采样数据系统。

离散系统的采样形式有周期采样、多阶采样和随机采样。

应用最多的是周期采样，如图2-7所示，周期采样就是以相同的时间间隔进行采样，即把一个连续变化的模拟信号y（t），按一定的时间间隔T转变为在瞬时0，T，2T，…的一连串脉冲序列信号y*（t）。

执行采样动作的装置叫采样器或采样开关，采样开关每次闭合的时间称为采样时间或采样宽度，采样开关每次通断的时间间隔称为采样周期T。

在实际系统中，<

<

T，也就是说，可以近似地认为采样信号y*（t）是y（t）在采样开关闭合时的瞬时值。

♦由经验可知，采样频率越高，采样信号y*（t）越接近原信号y（t），但若采样频率过高，在实时控制系统中将会把许多宝贵的时间用在采样上，从而失去了实时控制的机会。

为了使采样信号y*（t）既不失真，又不会因频率太高而浪费时间，我们可依据香农采样定理。

香农定理指出：

为了使采样信号y*（t）能完全复现原信号y（t），采样频率f至少要为原信号最高有效频率fmax的2倍，即f2fmax。

♦采样定理给出了y*（t）唯一地复现y（t）所必需的最低采样频率。

实际应用中，常取f（5~10）fmax

2.4.2采样保持器

采样保持器是在两次采样的间隔时间内，一直保持采样值不变直到下一个采样时刻。

采样保持器的组成原理电路与工作波性如图2-8（a）、（b）所示。

采样保持器由输入输出缓冲放大器A1、A2和采样开关S、保持电容CH等组成。

采样期间，开关S闭合，输入电压VIN通过A1对CH快速充电，输出电压VOUT跟随VIN变化；

保持期间，开关S断开，由于A2的输入阻抗很高，理想情况下电容将保持CH电压VC不变，因而输出电压VOUTVC也保持恒定。

♦在A/D通道中，采样保持器的采样与保持状态应与后级的A/D转换相配合：

保持器的采样期间，不启动A/D转换器，一旦进入保持期间，立即启动A/D转换器，从而保证A/D转换时的模拟输入电压恒定，保证A/D转换的精度。

♦实际上保持期间的电容电压VC是会渐渐下降的，因此电容容量的大小决定采样保持器的精度。

一般选用容量为510~1000pF的聚四氟乙烯等电容器。

♦常用的集成采样保持器有LF198/298/398、AD582、AD583等。

2.5.隔离技术

因为A/D通道的输入直接与被控对象相连，输入通道与输入通道相连，所以很容易通过公共地线引入干扰。

为了克服这些干扰，必须采用隔离技术，将输入与被控对象（输出）之间，输入通道与输入通道之间实现电气隔离。

通常采用光电耦合器，使两者之间只有光的联系，达到隔离的目的

光电耦合器是由发光二级管和光敏三极管封装在同一管壳内组成的，发光二极管的输入和光敏三极管的输出具有普通三极管的输入输出特性，利用光电耦合器的线性区，实现模拟信号隔离。

如下图所示：

光电隔离技术原理图

模拟信号隔离的优点：

只是用少量的光电耦合器，成本低；

缺点是调试困难，如果光电耦合器挑选不合适，将会影响转换精度和线性度。

2.6A/D转换器

♦A/D转换器能把输入的模拟电压变成与它成正比的数字量，即能把被控对象的各种模拟信息变成计算机可以识别的数字信息。

2.6.1工作原理与性能指标

♦A/D转换器从原理上可分为多种，常用的主要有逐位逼近式和双积分式两种。

♦1．逐位逼近式A/D转换原理

♦一个n位A/D转换器是由n位寄存器、n位D/A转换器、运算比较器、控制逻辑电路、输出锁存器等五部分组成。

现以4位A/D转换器把模拟量9转换为二进制数1001为例，说明逐位逼近式A/D转换器的工作原理。

如下图所示，当启动信号作用后，时钟信号在控制逻辑作用下，首先使寄存器的最高位D31，其余为0，此数字量1000经D/A转换器转换成模拟电压即VO8，送到比较器输入端与被转换的模拟量VIN=9进行比较，控制逻辑根据比较器的输出进行判断。

当VINVO，则保留D3=1；

再对下一位D2进行比较，同样先使D21，与上一位D3位一起即1100进入D/A转换器，转换为VO12再进入比较器，与VIN9比较，因VINVO，则使D20；

再下一位D1位也是如此，D11即1010，经D/A转换为VO=10，再与VIN9比较，因VINVO，则使D10；

最后一位D01即1001经D/A转换为VO9，再与VIN9比较，因VINVO，保留D01。

比较完毕，寄存器中的数字量1001即为模拟量9的转换结果，存在输出锁存器中等待输出。

一个n位A/D转换器的模数转换表达式是：

式中n——n位A/D转换器；

VR+、VR——基准电压源的正、负输入；

VIN——要转换的输入模拟量；

B——转换后的输出数字量。

即当基准电压源确定之后，n位A/D转换器的输出数字量B与要转换的输入模拟量VIN呈正比。

3．A/D转换器的性能指标

♦

（1）分辨率

♦分辨率是指A/D转换器对微小输入信号变化的敏感程度。

分辨率越高，转换时对输入量微小变化的反应越灵敏。

通常用数字量的位数来表示，如8位、10位、12位等。

分辨率为n，表示它可以对满刻度的1/2n的变化量作出反应。

即：

♦分辨率=满刻度值/2n

♦

（2）转换精度

♦A/D转换器的转换精度可以用绝对误差和相对误差来表示。

♦所谓绝对误差，是指对应于一个给定数字量A/D转换器的误差，其误差的大小由实际模拟量输入值和理论值之差来度量。

绝对误差包括增益误差，零点误差和非线性误差等。

♦相对误差是指绝对误差与满刻度值之比，一般用百分数来表示，对A/D转换器常用最低有效值的位数LSB来表示。

1LSB=1／2n

♦例如，对于一个8位0~5V的A/D转换器，如果其相对误差为±

1LSB，则其绝对误差为±

19.5mV，相对百分误差为0.39％。

一般来说，位数n越大，其相对误差（或绝对误差）越小

A/D、D/A转换器是过程及仪器仪表、设备等检测与控制装置中应用比较广泛的器件。

随着大规模集成电路技术的发展，各种高精度、低功耗、可编程、低成本的A/D转换器不断推出，使得微机控制系统的电路更加简洁，可靠性更高。

　　TLC2543与外围电路的连线简单，三个控制输入端为CS（片选）、输入/输出时钟（I/OCLOCK）以及串行数据输入端（DATAINPUT）。

片内的14通道多路器可以选择11个输入中的任何一个或3个内部自测试电压中的一个，采样－保持是自动的，转换结束，EOC输出变高。

4.TLC2543的主要特性如下：

（1）12位分辨率A/D转换器；

（2）在工作温度范围内10μs转换时间；

（3）11个模拟输入通道；

（4）3路内置自测试方式；

（5）采样率为66kbps；

（6）线性误差+1LSB（max）

（7）有转换结束（EOC）输出；

（8）具有单、双极性输出；

（9）可编程的MSB或LSB前导；

（10）可编程的输出数据长度。

TLC2543引脚功能说明如下：

　　AIN0～AIN10：

模拟输入端，由内部多路器选择。

对4.1MHz的I/OCLOCK，驱动源阻抗必须小于或等于50Ω；

　　CS：

片选端，CS由高到低变化将复位内部计数器，并控制和使能DATAOUT、DATAINPUT和I/OCLOCK。

CS由低到高的变化将在一个设置时间内禁止DATAINPUT和I/OCLOCK；

　　DATAINPUT：

串行数据输入端，串行数据以MSB为前导并在I/OCLOCK的前4个上升沿移入4位地址，用来选择下一个要转换的模拟输入信号或测试电压，之后I/OCLOCK将余下的几位依次输入；

　　DATAOUT：

A/D转换结果三态输出端，在CS为高时，该引脚处于高阻状态；

当CS为低时，该引脚由前一次转换结果的MSB值置成相应的逻辑电平；

EOC：

转换结束端。

在最后的I/OCLOCK下降沿之后，EOC由高电平变为低电平并保持到转换完成及数据准备传输；

　　VCC、GND：

电源正端、地；

　　REF＋、REF－：

正、负基准电压端。

通常REF＋接VCC，REF－接GND。

最大输入电压范围取决于两端电压差；

　　I/OCLOCK：

时钟输入/输出端。

TLC2543每次转换和数据传送使用16个时钟周期，且在每次传送周期之间插入CS的时序。

时序如图2所示。

　　在TLC2543的CS变低时开始转换和传送过程，I/OCLOCK的前8个上升沿将8个输入数据位键入输入数据寄存器，同时它将前一次转换的数据的其余11位移出DATAOUT端，在I/OCLOCK下降沿时数据变化。

当CS为高时，I/OCLOCK和DATAINPUT被禁止，DATAOUT为高阻态。

由于MCS－51系列单片机不具有SPI或相同能力的接口，为了便于与TLC2543接口，采用软件合成SPI操作，为减少数据传送速受微处理器的时钟频率的影响，尽可能选用较高时钟频率。

。

TLC2543的I/O时钟、数据输入、片选信号由P1.0、P1.1、P1.3提供，转换结果由P1.2口串行读出。

TLC2543是12位开关电容逐次逼近模数转换器,有多封装种形式,其中DB、DW或N封装的管脚图见图1。

TLC2543有20根引脚,其它封装形式引脚数及引脚功能相同。

引脚的功能简要分类说明如下:

（1）电源引脚

Vcc,20脚:

正电源端,一般接+5V。

GND,10脚:

地。

REF+,14脚:

正基准电压端,一般接+5V。

REF-,13脚:

负基准电压端,一般接地。

（2）控制引脚

CS,15脚:

片选端,由高到低有效,由外部输入。

EOC,19脚:

转换结束端,向外部输出。

I/OCLOCK,18脚:

控制输入输出的时钟,由外部输入。

（3）模拟输入引脚

AIN0～AIN10,1～9脚、11～12脚:

11路模拟输入端,输入电压范围:

0.3V～Vcc+0.3V。

（4）控制字输入引脚

DATATNPUT,17脚:

控制字输入端,选择通道及输出数据格式的控制字由此输入。

（5）转换数据输出引脚

DATAOUT,16脚:

A/D转换结果输出的3态串行输出端

2.6.2应用TLC2543应注意的几个问题

在TLC2543的应用中,以下几个问题值得注意:

1.时钟的下降沿,它标志TLC2543开始对本次采样的模拟量进行A/D转换,转换完成后EOC变高,标志转换结束。

从理论上讲,应该通过EOC,判断是否可以进行新的周期以便从TLC2543中取出已转换的A/D数据,但是,正如前面介绍,TLC2543的一次A/D转换时间约为10μs,而一般情况下,一个工作周期后,单片机的后续处理工作已大于10μs,因此,除非特别需要,一般可以不接EOC。

2.一个输入输出工作周期为12个时钟信号,随这12个时钟信号的进入,TLC2543的DATAOUT引脚送出的12位数,为上一个工作周期的A/D转换数据,而这一数据是何通道的采集量,取决于上一工作周期从DATAINPUT引脚送入TLC2543的控制字的前四位。

那么对于系统上电后第一个工作周期,从DATAOUT取出的数据是没有意义的。

3.控制字的低4位决定输出数据长度及格式,初始设定后,一般不要在运行过程中改变,以免数据混乱。

而在工作周期循环,若累加器A中数据没有处理好,容易把非法的控制字带入TLC2543,引起输出数据格式错误,这一点,应予特别注意。

4.CS端控制着TLC2543的转换初始化与输入输出。

本文中CS端控制转换过程,CS在输入输出数据过程必须保持为低,即在输入12个时钟信号期间CS必须保持0。

之后,CS端被置高,以便使CS由高到低的变化,而产生下一工作周期。

CS端被置高时,与TLC2543相联的其它三线,呈高阻状态,可为其它线路使用,硬件设计时,可设计为共享线路,软件编程时,根据CS情况决定谁使用这些线路。

5.对于转换结果用二进制方式输出,当输入电压等于VREF+时,转换结果为12个“1”,即（111111111111）,当输入电压等于VREF-时,转换结果为12个“0”,即（000000000000）,当输入电压等于（VREF++VREF-）/2时,转换结果为（100000000000）,供校正参考。

12位采集数据,对于8位单片机,分放在两个内存地址中,若是向微机系统传送,可以直接发送,由微机系统计算。

若是自身使用,计算合成后,仍需放两个地址。

3传输方式分析

3.1.传输方式的选择

串行通信有同步和异步两种工作方式。

方案一：

同步方式要求发送与接受保持严格同步，由于串行传输逐位按顺序进行，为了约定数据是由哪一位开始传输，需设定同步字符。

此方式传输速度快，但硬件复杂。

方案二：

异步方式，规定了数据传输格式，每个数据均以相同的帧格式传送，每帧信息由起始位、数据位、奇偶效验位和停止位组成。

帧与帧间用高电平分隔开，但每帧均需附加位，降低了传输效率。

异步通信依靠起始位、停止位保持通信同步。

对硬件的要求低，实现起来比较简单、灵活，适用于数据的随机发送/接收，一般适用于50～9600bps的低速串行通信。

3.2.电平转换芯片选择

RS-232规定的电平和一般微处理器的逻辑电平不一致，必须进行电平转换。

采用MCl488和MCl489芯片的转换接口

MCl488和MCl489芯片为早期的RS-232至TTL逻辑电平的转换芯片，需要±

12V电压，并且功耗较大，不适合用于低功耗的系统。

采用MAX232芯片的转换接口

MAX232是MAXIM公司的产品，包含两路驱动器和接收器的RS-232转换芯片。

芯片内部有一个电压转换器，可以把输入的+5V电压转换为RS-232接口所需的±

10V电压，尤其适用于没有±

12V的单电源系统。

由于RS-232信号电平与MSC-51型单片机信号电平（TTL电平）不一致，因此采用RS-232标准时，必须进行信号的电平转换。

RS-232与TTL电平转换芯片各有特点，此处选用MAXIM公司的MAX232芯片。

3.3接口程序

　　设通道/方式控制字存放在R4中，程序在读出前一次转换结果的同时，将该通道/方式控制字发送到TLC2543中去，转换结果存放在相邻地址的存储器中。

存储器地址从30H～45H，且高字节在前，低字节在后。

　　　　　ORG100H

　　START：

MOVSP，＃50H　；

堆栈指针初始化

　　　　　MOVP1，＃04H　；

P1口引脚初始化

　　　　　CLRP1.0

　　　　　　SETBP1.3

　　　　　　ACALLTLC2543

　　　　　　ACALLSTORE

　　　　　　JMPSTART

TLC2543:

MOVA，R4

　　　　　　CLRP1.3

　　　　　　JBACC.1，LSB　；

如果A的位1为1，先做低字节

　　MSB：

MOVR5，＃08

　　LOOP1：

MOVC，P1.2　；

数据位读入进位位RLCA

　　　　　MOVP1.1，C　；

输出方式/通道位

　　　　　SETBP1.0　；

产生I/O时钟

　　　　　CLRP1.0

　　　　　DJNZR5，LOOP1　；

输入/输出另一位

　　　　　MOVR2，A　；

高字节送入R2

　　　　　MOVA，R4

　　　　　JBACC.1，RETURN

　　LSB：

　　LOOP2：

MOVC，P1.2

　　　　　RLCA

　　　　　MOVP1.1，C

　　　　　SETBP1.0

　　　　　DJNZR5，LOOP2

　　　　　MOVR3，A

　　　　　MOVA，R4

　　　　　JBACC.1，MSB

RETURN：

RET

STORE：

　　　　　ANLA，＃0F0H

　　　　　SWAPA

　　　　　MOVB，＃02

　　　　　MULAB

　　　　　ADDA，＃030H

　　　　　MOVR1，A

　　　　　MOVA，R2

　　　　　MOV@R1，A

　　　　　INCR1

　　　　　MOVA，R3

　　　　　RET

　　　　　END

以上程序用累加器和带进位的左循环移位的指令来合成SPI功能，读入转换结果的第一个字节的第一位到进位（C）位。

累加器内容通过进位位左移，通道选择和方式数据的第一位通过P1.1输出。

然后由P1.0先高后低的翻转来提供串行时钟。

这个时序再重复7次，完成转换数据的第一个字节的传送。

第二个字节由重复8次时钟脉冲和数据传送的整个序列来传送。

3.480c51引脚图管脚图及各引脚功能介绍

Vss（20脚）:

接地

VCC（40脚）:

主电源+5V

XTAL1（19脚）:

接外部晶体的一端。

在片内它是振荡电路反相放大器的输入端。

在采用外部时钟时，对于HMOS单片机，该端引脚必须接地；

对于CHMOS单片机，此引脚作为驱动端。

XTAL2（18脚）:

接外部晶体的另一端。

在片内它是一个振荡电路反相放大器的输出端，振荡电路的频率是晶体振荡频率。

若需采用外部时钟电路，对于HMOS单片机，该引脚输入外部时钟脉冲；

对于CHMOS单片机，此引脚应悬浮。

RST（9脚）:

单片机刚接上电源时，其内部各寄存器处于随机状态，在该脚输入24个时钟周期宽度以上的高电平将使单片机复位（RESET）

PSEN（29脚）:

在访问片外程序存储器时，此端输出负脉冲作为存储器读选通信号。

CPU在向片外存储器取指令期间，PSEN信号在1