EDA电子琴设计Word文档下载推荐.docx

EDA电子琴设计Word文档下载推荐.docx

《EDA电子琴设计Word文档下载推荐.docx》由会员分享，可在线阅读，更多相关《EDA电子琴设计Word文档下载推荐.docx（16页珍藏版）》请在冰豆网上搜索。

2.音调发生模块（tone）9

3.数码显示模块（xianshi）11

4.乐曲演奏模块（auto）13

五顶层模块设计18

六引脚图-------------------------------------------------------------------------22

七分工、收获与体会22

八参考文献----------------------------------------------------------------------22

一、设计目的

1）利用数控分频器设计一个电子琴硬件电路和音乐发生器，设计达到演奏时可以选择是手演奏（键盘输入），或自动演奏已存入的乐曲，并且能自动演奏。

2）巩固和运用所学课程，理论联系实际，提高分析、解决计算机技术实际问题的独立工作能力，通过对一个简易的13音符电子琴的设计，进一步加深对计算机原理以及数字电路应用技术方面的了解与认识，进一步熟悉数字电路系统设计、制作与调试的方法和步骤。

巩固所学课堂知识，理论联系实际，提高分析、解决计算机技术实际问题的独立工作能力。

为了进一步了解计算机组成原理与系统结构，深入学习EDA技术，用VHDL语言去控制将会使我们对本专业知识可以更好地掌握。

3）提高学生对eda软件实践操作能力和工程设计能力。

二、设计要求

基础部分

1）电子琴设计两种模式，演奏模式和回放模式，演奏模式下按开始键即可按13个音符键演奏，自动记录前10秒的演奏。

回放模式下自动播放演奏记录。

播放完后回到演奏模式。

2）演奏或播放时，数码管显示音符（无按键时显示--）；

记录采样为20Hz；

12个音符为

用_5_6_71234567-1-2-3表示；

模式状态用数码管最高位显示：

演奏模式显示A，开始演奏键后A闪烁；

回放模式显示P。

发挥部分

变速播放、变音高播放等。

三、设计原理及过程

1.设计规划

根据系统设计要求，系统设计采用自顶向下的设计方法，它由演奏模块、音调发生模块和数控分频模块，存储模块，显示模块五部分组成.

2.基础部分原理

本课程设计目的在于灵活运用eda技术编程实现一个简易电子琴的乐曲演奏，它要求在实验箱上构造一个电子琴电路，不同的音阶对应不同频率的正弦波。

按下每个代表不同音阶的按键时，能够发出相对应频率的声音。

故系统可分为演奏模块（auto）、音调发生模块（tone）和数控分频模块（fenpin）和显示模块（xianshi）四部.

3.简易电子琴的设计流程

根据系统设计要求，系统该系统基于计算机中时钟分频器的原理，设计采用自顶向下的设计方法，通过按键输入来控制音响或者自动演奏已存入的歌曲。

它由乐曲演奏模块、音调发生模块和数控分频模块三部分组成。

用vhdl语言设计电路的流程：

1.使用文本编辑器输入设计源文件。

2.使用编译工具编译源文件：

vhdl的编译语言。

3.功能仿真。

4.综合。

综合的目的是在于将设计的源文件由语言转换为实际的电路。

这一部分最终目的是生成门电路级的网表（netlist）。

5.框图布局、布线。

这一步的目的是生成用于编程文件。

先将各个设计中的门根据网表的内容和器件的结构放在器件的特定部位。

然后，在根据网表中提供的各门的连接，把各个门的输入输出连接起来。

6.编译完成，下载。

四、课程设计的程序模块及仿真波形

1.数控分频模块（fenpin）

该模块主要由3个工作进程（pulse1，genspks，delayspks）组成。

首先，根据系统时钟信号的输入得到时基脉冲以及计数器的值，而时钟信号在auto模块中便已给出，两者之间的设置关系类似于auto模块中第一个工作进程的设置。

第二个process是此模块的核心，即由时基脉冲值转化为音符的频率。

模块程序：

LIBRARYIEEE;

USEIEEE.STD_LOGIC_1164.ALL;

USEIEEE.STD_LOGIC_ARITH.ALL;

USEIEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITYFENPINIS

PORT（CLK1:

INSTD_LOGIC;

--系统时钟

TONE1:

ININTEGERRANGE0TO669;

--音符分频系数

SPKS:

OUTSTD_LOGIC）;

--驱动扬声器的音频信号

ENDFENPIN;

ARCHITECTUREBEHAVIORALOFFENPINIS

SIGNALPRECLK,FULLSPKS:

STD_LOGIC;

BEGIN

PULSE1:

PROCESS（CLK1）--此进程对系统时钟进行4分频

VARIABLECOUNT:

INTEGERRANGE0TO8;

IFCLK1'

EVENTANDCLK1='

1'

THENCOUNT:

=COUNT+1;

IFCOUNT=2THENPRECLK<

='

;

ELSIFCOUNT=4THENPRECLK<

0'

COUNT:

=0;

ENDIF;

ENDPROCESSPULSE1;

GENSPKS:

PROCESS（PRECLK,TONE1）

--此进程按照TONE1输入的分频系数再次分频，得到所需要的音符频率

VARIABLECOUNT11:

INTEGERRANGE0TO669:

=1;

IFPRECLK'

EVENTANDPRECLK='

THEN

IFCOUNT11<

TONE1THENCOUNT11:

=COUNT11+1;

FULLSPKS<

ELSIFCOUNT11=TONE1THENCOUNT11:

ENDPROCESS;

DELAYSPS:

PROCESS（FULLSPKS）--此进程对FULLSPKS进行2分频

VARIABLECOUNT2:

STD_LOGIC:

IFFULLSPKS'

EVENTANDFULLSPKS='

THENCOUNT2:

=NOTCOUNT2;

IFCOUNT2='

THENSPKS<

ELSESPKS<

ENDBEHAVIORAL;

仿真图：

2.音调发生模块（tone）

音调发生模块的作用是产生音阶的分频预置值。

当13位发声控制输入信号中的某一位为高电平时，则对应某一音阶的数值将输出，该数值即为该音阶的分频预置值，分频预置值控制数控分频模块进行分频，由此得到每个音阶对应的频率，根据频率的不同，从而能通过喇叭听到不同的声音，实现音乐的播放。

模块程序：

ENTITYTONEIS

PORT（INDEX:

INSTD_LOGIC_VECTOR（7DOWNTO0）;

--音符输入信号

CODE:

OUTSTD_LOGIC_VECTOR（7DOWNTO0）;

--音符显示信号

HIGH:

--高低音显示信号

TONE0:

OUTINTEGERRANGE0TO669）;

--音符的分频系数

ENDTONE;

ARCHITECTUREARTOFTONEIS

SEARCH:

PROCESS（INDEX）

CASEINDEXIS

WHEN"

00000001"

=>

TONE0<

=669;

CODE<

="

01101101"

HIGH<

00001000"

--分频系数，音符显示01101101，显示低音

00000010"

=596;

01111101"

00000011"

=531;

00000111"

00000100"

=501;

00000110"

00000000"

00000101"

=447;

01011011"

=398;

01001111"

=376;

01100110"

=335;

00001001"

=299;

00001010"

=266;

00001011"

=251;

01000000"

00001100"

=224;

00001101"

=200;

00001110"

=189;

00001111"

=168;

00010000"

=150;

00010001"

=134;

00010010"

=126;

00010011"

=113;

00010100"

=101;

WHENOTHERS=>

ENDCASE;

ENDART;

3.数码显示模块（xianshi）

由于要显示0—F之外的字母，必须采用动态扫描显示，与实验三内容相似，分两个进程，不同的数据对应不同的状态和位码。

ENTITYXIANSHIIS

PORT（CLK:

CODE1:

HIGH1:

SIGN:

DATA:

TIME:

BUFFERSTD_LOGIC_VECTOR（2DOWNTO0））;

ENDENTITYXIANSHI;

ARCHITECTURESIMPLEOFXIANSHIIS

SIGNALA:

STD_LOGIC_VECTOR（1DOWNTO0）:

00"

PRO1:

PROCESS（CLK）

IFCLK'

EVENTANDCLK='

THENA<

=A+1;

ENDIF;

ENDPROCESSPRO1;

PRO2:

PROCESS（A）

CASEAIS

WHEN"

=>

TIME<

001"

DATA<

=CODE1;

01"

010"

=HIGH1;

10"

100"

=SIGN;

WHENOTHERS=>

NULL;

ENDCASE;

ENDPROCESSPRO2;

ENDARCHITECTURESIMPLE;

4.乐曲演奏模块（auto）

乐曲演奏模块的作用是产生13位发生控制输入信号并存储。

当进行回放时时，由存储在数组中的8位二进制数作为发声控制输入，从而回放乐曲。

同时还加入了扩展内容。

ENTITYAUTOIS

PORT（CLK:

--系统时钟信号

AUTO:

--回放

BIANYIN:

BIANSU:

HAND:

--键盘输入

WRITE:

INDEX0:

--音符信号输出

D:

SIGN0:

OUTSTD_LOGIC_VECTOR（7DOWNTO0））;

--功能信号输出

ENDAUTO;

ARCHITECTUREBEHAVIORALOFAUTOIS

SUBTYPEWORDIS

STD_LOGIC_VECTOR（7DOWNTO0）;

TYPEMEMORYISARRAY（0TO49）OFWORD;

SIGNALSRAM:

MEMORY;

SIGNALSIGN1:

SIGNALNT:

INTEGERRANGE0TO50:

SIGNALSONG:

STD_LOGIC_VECTOR（7DOWNTO0）;

COM2:

PROCESS（CLK）--手动模式，变高音

IFHAND='

ANDBIANYIN='

THENINDEX0<

=D+7;

SIGN0<

=SIGN1;

ELSIFHAND='

=D;

ELSIFAUTO='

THENSIGN0<

01110011"

INDEX0<

=SONG;

ELSESIGN0<

COM3:

PROCESS（WRITE）--闪烁,0.5S

INTEGERRANGE0TO40;

IF（WRITE'

EVENTANDWRITE='

）THEN

IF（COUNT=20）THEN

SIGN1<

01110111"

ELSIF（COUNT=40）THEN

ELSECOUNT:

COM4:

PROCESS（WRITE）--存储和扩展

VARIABLEADR:

STD_LOGIC_VECTOR（7DOWNTO0）:

VARIABLEADR_IN:

INTEGERRANGE0TO49;

INTEGERRANGE0TO4;

BEGIN

IF（WRITE'

）THENCOUNT:

IF（NT<

50）THENADR_IN:

=CONV_INTEGER（ADR）;

IF（HAND='

）THENSRAM（ADR_IN）<

NT<

=NT+1;

ADR:

=CONV_STD_LOGIC_VECTOR（CONV_INTEGER（ADR）+1,8）;

ELSIF（AUTO='

ANDBIANYIN='

ANDBIANSU='

ANDCOUNT=4）THENSONG<

=SRAM（ADR_IN）+7;

ADR:

=SRAM（ADR_IN）;

）THENSONG<

ELSIF（AUTO='

）THENADR:

NT<

五、顶层模块设计

该dianziqin模块是整个电子琴设计的核心，也是vhdl程序的主程序，前面4个源程序都是作为子程序分别实现电子琴的某一功能，而dianziqin模块则通过调用子程序最终实现乐曲演奏的目的，奏出美妙的乐曲。

顶层模块程序：

ENTITYDIANZIQINIS

PORT（CLOCK:

INSTD_LOGIC_VECTOR（3DOWNTO0）;

HANDTOAUTO:

--回放信号

HANDTOAUTO1:

--手动信号

BUFFERSTD_LOGIC_VECTOR（2DOWNTO0）;

INDEX1:

--键盘输入信号

SPKOUT:

--音频信号

END;

ARCHITECTUREARTOFDIANZIQINIS

COMPONENTXIANSHI

ENDCOMPONENT;

COMPONENTAUTO--引用AUTO元件

PORT（CLK:

COMPONENTTONE--引用TONE元件

COMPONENTFENPIN--引用FENPIN元件

PORT（CLK1:

TONE1:

ININTEG