计算机组成原理试题及答案Word下载.docx
《计算机组成原理试题及答案Word下载.docx》由会员分享,可在线阅读,更多相关《计算机组成原理试题及答案Word下载.docx(15页珍藏版)》请在冰豆网上搜索。
初始化、传送、结束处理。
4并行接口和串行接口有什么区别?
串行接口与设备之间串行传送数据。
5微程序控制器是如何产生微命令的?
将微指令译码后产生微命令。
6动态存储器为什么要定时刷新?
动态存储器依靠电容电荷存储信息,时间一长,电荷可能泄放,需定时刷新。
三、计算题(15分)
已知某CRT图形显示器的分辨率为640点×
300线。
1显存的基本容量为多少字节(不考虑颜色)?
640×
300/8字节
2需设置几个同步计数器?
请按顺序连接它们。
点计数器、字节计数器、线计数器
四﹑指令流程(20分)
根据模型机数据通路结构,用寄存器传送语句(如PC→MAR)拟出下述指令的流程(含取指、执行):
1传送指令MOVR0,-(SP);
源采用寄存器寻址,目的采用堆栈寻址。
指令的功能是将源操作数压入堆栈。
M→IRPC+1→PCSP-1→SP、MARR0→MBRMBR→MPC→MAR
2转移指令JMP(R3)+;
转移地址采用自增型寄存器间址。
指令的功能是将转移地址送入PC。
M→IRPC+1→PCR3→MARR3+1→R3M→MBR→PC、MAR
五﹑存储器设计(15分)
用1K×
4位/片的存储芯片组成容量为4K×
8位的存储器,地址总线A15~A0(低)。
1需用几块存储芯片?
8
2连入各存储芯片的地址线是哪几位?
A9~A0
3写出各片选信号的逻辑式。
CS0=(A11A10)CS1=(A11A10)
CS2=(A11A10)CS3=(A11A10)
计算机组成原理试题及答案
(二)
一﹑单选题(每小题2分,共10分)
从每小题的四个备选答案中选出一个正确答案,填在题干的括号内。
1在补码不恢复余数除法中,(③)。
①余数为正商1,为负商0②余数为正商0,为负商1
③余数与除数同号商1,异号商0④余数与除数同号商0,异号商1
2减少指令中地址个数的办法是采用(④)。
①寄存器寻址②寄存器间址③变址寻址④隐地址
3CPU可按地址随机访问的存储器是(①)。
①主存②光盘③磁盘④磁带
4在同步控制方式中,各操作(①)。
①由统一时序信号控制②由CPU控制
③按需分配时间④用异步应答实现衔接
5CPU响应DMA请求是在(②)。
①一个时钟周期结束时②一个总线周期结束时
③一条指令结束时④一段程序结束时
二﹑判断题(每小题2分,共10分)
针对下列各小题的题意,判断其正误。
1在浮点加法运算中,对阶是将加数的阶码调整到与被加数的阶码相同。
误
2静态存储器的存储原理是利用双稳态触发器存储信息。
正
3压栈操作是指:
将需保存的信息写入堆栈指针SP。
4微程序控制器既可以采用同步控制方式,也可以采用异步控制方式。
5串行接口与系统总线之间一般采用串行传送格式。
三﹑简答题(每小题5分,共30分)
它主要用于哪些场合?
主要用于中、低速I/O操作,及处理复杂随机事件。
2在调用磁盘时,主机应向磁盘适配器送出哪些寻址信息?
驱动器号、磁道号、磁头号、起始扇区号、扇区数
3某CRT显示器按图形方式工作,其分辨率为640点×
200线。
应设置几个同步计数器?
三个:
点、字节、线等计数器。
4什么是总线?
系统总线上传送的信号通常分为哪三类?
一组能为多个部件分时共享的信息传送线路。
地址线、数据线、控制线。
5简述微程序控制的基本思想。
一条微指令包含多个微命令,控制一步操作;
一段微程序包含多条微指令,解释执行一条机器指令;
微程序存放在控制存储器中,需要时再取出。
6DMA方式包含哪三个阶段?
初始化、传送、结束处理。
1传送指令MOV(R0),(R1);
源和目的均采用寄存器间址。
M→IRPC+1→PCR0→MARM→MBR→CR1→MARC→MBRMBR→MPC→MAR
2加法指令ADD-(R2),R3;
源采用自减型寄存器间址,目的采用寄存器寻址。
M→IRPC+1→PCR2-1→R2、MARM→MBR→CC+R3→MBRMBR→MPC→MAR
用4K×
8位/片的存储芯片组成容量为16K×
请回答:
4
2连入每块存储芯片的地址线是哪几位?
A11~A0
3需设置几个片选信号?
写出各片选信号的逻辑式。
CS0=(A13A12)CS1=(A13A12)
CS2=(A13A12)CS3=(A13A12)
六、接口设计(15分)
设计一个并行中断接口。
1画出该接口寄存器级粗框图;
见教材图7.4-10
2注明各组成部分名称。
寄存器选择器、命令字寄存器、状态字寄存器、数据缓冲器、控制逻辑、中断控制器
计算机组成原理试题及答案(三)
从每小题的四个备选答案中选出一个正确答案,填在题干的括号内。
1、在浮点加减运算中,对阶的原则是(③)。
①大阶向小阶对齐②被加数向加数对齐
③小阶向大阶对齐④加数向被加数对齐
2、在同步控制方式中,各操作(②)。
①由CPU控制②由统一时序信号控制
3、CPU响应DMA请求是在(④)。
①一条指令结束时②一个时钟周期结束时
③一段程序结束时④一个总线周期结束时
4、按随机存取方式工作的存储器是(①)。
①主存②堆栈③磁盘④磁带
5、显示缓冲存储器中存放的是(②)。
①字符点阵代码②字符编码③字符扫描码④字符位置码
1、补码除法与原码除法相反,够减商0,不够减商1。
2、在微程序控制方式中,一条机器指令由若干条微指令解释执行。
3、DMA请求的优先级高于中断请求的优先级。
4、串行接口是指接口与系统总线之间,接口与外设之间均采用串行传送格式。
5、在CPU内部通常只采用同步控制方式。
1、在向量中断方式中,CPU进入中断响应周期后需完成哪些隐指令操作?
关中断,保存断点,取中断向量,转入中断服务程序。
2、什么是总线?
系统总线上传送的信息通常分为哪三类?
3、在DMA方式的初始化阶段,CPU通过程序送出哪些初始化信息?
传送方向、主存缓冲区首址、交换量、外设寻址信息。
4、动态存储器为什么要刷新?
刷新周期一般有哪三种安排方式?
动态存储器依靠电容电荷存储信息,时间一长,电荷可能泄放,因此要定期刷新。
集中、分散、异步。
5、什么是总线主设备?
什么是总线从设备?
主设备:
申请、掌握总线权的设备;
从设备:
响应主设备请求的设备。
6、什么是随机存取方式?
可按地址访问任一单元,访问时间与地址无关。
四﹑设计存储器(15分)
用2K×
8位/片的存储芯片组成容量为8K×
16位的存储器,地址总线A15~A0,其中A0是最低位。
请在1、2题的括号中各填入一个正确答案,在第3题的括号中填入正确的逻辑式。
1、需用几块存储芯片?
(③)
①4片②5片③8片④10片
2、连入各存储芯片的地址线是哪几位?
(②)
①A9~A0②A10~A0③A11~A0④A12~A0
3、写出4个片选信号的逻辑式。
CS0=(A12A11)CS1=(A12A11)
CS2=(A12A11)CS3=(A12A11)
五﹑拟定指令流程(20分)
1、传送指令MOV(SP)+,(R0);
源采用自增型寄存器间址,目的采用寄存器间址。
M→IRPC+1→PCSP→MARM→MBR→CSP+1→SPR0→MARC→MBRMBR→MPC→MAR
2、转移指令JMP-(R1);
转移地址采用自减型寄存器间址。
M→IRPC+1→PCR1-1→R1、MARM→MBR→PC、MAR
六、计算题(15分)
已知某CRT图形显示器的分辨率为800点×
600线。
800×
600/8
2需设置几个同步计数器?
计算机组成原理试题(四)
一.选择题(每小题1分,共20分)
1.目前的计算机中,代码形式是______。
A.指令以二进制形式存放,数据以十进制形式存放
B.指令以十进制形式存放,数据以二进制形式存放
C.指令和数据都以二进制形式存放
D.指令和数据都以十进制形式存放
2.完整的计算机系统应包括______。
A.运算器存储器控制器B.外部设备和主机
C.主机和应用程序D.配套的硬件设备和软件系统
3.下列数中最大的是______。
A.(10010101)2B.(227)8C.(96)16D.(143)10
4.设寄存器位数为8位,机器数采用补码形式(一位符号位),对应于十进制数-27,寄存器内为______。
A.(27)16B.(9B)16C.(E5)16D.(5A)16
5.计算机的存储器系统是指______。
A.RAM存储器B.ROM存储器C.主存储器D.主存储器和外存储器
6.算术/逻辑运算单元74181ALU可完成______。
A.16种算术运算功能B.16种逻辑运算功能
C.16种算术运算功能和16种逻辑运算功能D.4位乘法运算功能和除法运算功能
7.某机字长32位,存储容量1MB,若按字编址,它的寻址范围是______。
A.1MBB.512KBC.256KD.256KB
8.常用的虚拟存储系统由______两级存储器组成。
A.主存—辅存B.快存—主存C.快存—辅存D.通用寄存器—主存
9.变址寻址方式中,操作数的有效地址等于______。
A.基值寄存器内容加上形式地址B.堆栈指示器内容加上形式地址
C.变址寄存器内容加上形式地址D.程序计数器内容加上形式地址
10.在虚拟存储器中,当程序正在执行时,由______完成地址映射。
A.程序员B.编译器C.装入程序D.操作系统
11.由于CPU内部的操作速度较快,而CPU访问一次主存所花的时间较长,因此机器周期通常用______来规定。
A.主存中读取一个指令字的最短时间B.主存中读取一个数据字的最长时间
C.主存中写入一个数据字的平均时间D.主存中取一个数据字的平均时间
12.异步控制常用于______作为其主要控制方式。
A.在单总线结构计算机中访问主存与外围设备时B.微型机的CPU控制中
C.组合逻辑控制的CPU中D.微程序控制器中
13.描述流水CPU基本概念中,正确表述的句子是______。
A.流水CPU是以空间并行性为原理构造的处理器
B.流水CPU一定是RISC机器
C.流水CPU一定是多媒体CPU
D.流水CPU是一种非常经济而实用的时间并行技术
14.多总线结构的计算机系统采用______方法,对提高系统的吞吐率最有效。
A.多端口存储器B.提高主存的速度
C.交叉编址多模存储器D.高速缓冲存储器
15.描述PCI总线中基本概念正确的句子是______。
A.PCI总线是一个与处理器有关的高速外围总线
B.PCI总线的基本传输机制是猝发式传输
C.PCI设备不是主设备
D.系统中只允许有一条PCI总线
16.当采用______对设备进行编址情况下,不需要专门的I/O指令组。
A.统一编址法B.单独编址法C.两者都是D.两者都不是
17.CRT的分辨率为1024×
1024像素,像素颜色数为256,则刷新存储器的容量是______。
A.512KBB.1MBC.256KBD.2MB
18.一张3.5英寸软盘的存储容量为______,每个扇区存储的固定数据是______。
A.1.44MB512BB.1MB1024BC.2MB256BD.1.44MB512KB
19.下面叙述的概念中______是正确的。
A.总线一定要和接口相连B.接口一定要和总线相连
C.通道可以代替接口D.总线始终由CPU控制和管理
20.IEEE1394的高速特性适合于新型高速硬盘和多媒体数据传输,它的数据传输率可以是______。
A.100兆位/秒B.200兆位/秒C.400兆位/秒D.300兆位/秒
二.填空题(每空1分,共20分)
1.2000年,超级计算机最高浮点运算速度达到每秒A.______次,我国的B.______号计算机的运算速度达到3840亿次,使我国成为C.______之后第三个拥有高速计算机的国家。
2.存储A.______并按B.______顺序执行,这是冯•诺依曼型计算机的工作原理。
3.移码表示法主要用于表示浮点数的A.______码,以利于比较两个B.______数的大小和进行C.______操作。
4.广泛使用的A.______和B.______都是半导体随机读写存储器,它们共同的缺点是C.______。
5.多个用户共享主存时,系统应提供A.______。
通常采用的方法是B.______保护和C.______保护,并用硬件来实现。
6.形成指令寻址的方式,称为指令寻址方式,有顺序寻址和A.______寻址两种,使用B.______来跟踪。
7.多媒体CPU是带有A.______技术的处理器,它是一种多媒体扩展结构技术,特别适合于B.______处理。
8.字节多路通道可允许多个设备进行A.______型操作,数据传送单位是B.______。
三.简答题(每小题5分,共20分)
1.举出CPU中6个主要寄存器的名称及功能。
2.何谓“总线仲裁”?
一般采用何种策略进行仲裁,简要说明它们的应用环境。
3.何谓CRT的显示分辨率、灰度级?
4.CPU响应中断应具备哪些条件?
四.应用题(每小题5分,共40分)
1.已知X=-0.01111,Y=+0.11001,求[X]补,[-X]补,[Y]补,[-Y]补,X+Y=?
X-Y=?
2.已知:
[X]补=X0.X1X2…Xn,求证:
[1-X]补=X0.X1X2…Xn+2-n。
3.有一个1024K×
32位的存储器,由128K×
8位的DRAM构成。
问:
(1)总共需要多少DRAM芯片
(2)采用异步刷新,如果单元刷新间隔不超过8ms,则刷新信号周期是多少?
4.指令格式如下所示,OP为操作码字段,试分析指令格式特点
15107430
OP
源寄存器
基值寄存器
位移量(16位)
5.画出微程序控制器组成框图,说明各部分功能。
6.某总线在一个总线周期中并行传送4个字节的数据,假设一个总线周期等于一个时钟周期,总线时钟频率为66MHz,求总线带宽是多少?
7.用多路DMA控制器控制光盘、软盘、打印机三个设备同时工作。
光盘以30μs的间隔向控制器发DMA请求,软盘以60μs的间隔向控制器发DMA请求,打印机以180μs的间隔发DMA请求。
假设DMA控制器完成一次DMA传送时间为5μs,请画出多路DMA控制器的工作时空图。
8.CD-ROM光盘的外缘有5mm的范围因记录数据困难,一般不使用,故标准的播放时间为60分钟。
请计算模式2情况下光盘存储容量是多少?
计算机组成原理答案(四)
一.选择题
1.C2.D3.B4.C5.D6.C7.C
8.A9.C10.D11.A12.A13.D14.A
15.B16.A17.B18.A19.B20.A、B、C
二.填空题
1.A.1万亿B.神威C.美国、日本
2.A.程序B.地址
3.A.阶码B.指C.对阶
4.A.SRAMB.DRAMC.断电后不能保存信息
5.A.存储保护B.存储区域C.访问方式
6.A.跳跃B.程序计数器
7.A.MMXB.图像数据
8.A.传输B.字节
三.简答题
1.CPU有以下寄存器:
(1)指令寄存器(IR):
用来保存当前正在执行的一条指令。
(2)程序计数器(PC):
用来确定下一条指令的地址。
(3)地址寄存器(AR):
用来保存当前CPU所访问的内存单元的地址。
(4)缓冲寄存器(DR):
<
1>
作为CPU和内存、外部设备之间信息传送的中转站。
<
2>
补偿CPU和内存、外围设备之间在操作速度上的差别。
3>
在单累加器结构的运算器中,缓冲寄存器还可兼作为操作数寄存器。
(5)通用寄存器(AC):
当运算器的算术逻辑单元(ALU)执行全部算术和逻辑运算时,为ALU提供一个工作区。
(6)状态条件寄存器:
保存由算术指令和逻辑指令运行或测试的结果建立的各种条
件码内容。
除此之外,还保存中断和系统工作状态等信息,以便使CPU和系统能及时了解机器运行状态和程序运行状态。
2.解:
连接到总线上的功能模块有主动和被动两种形态。
主方可以启动一个总线周期,而从方只能响应主方的请求。
每次总线操作,只能有一个主方占用总线控制权,但同一时间里可以有一个或多个从方。
除CPU模块外,I/O功能模块也可以提出总线请求。
为了解决多个主设备同时竞争总线控制权,必须具有总线仲裁部件,以某种方式选择其中一个主设备作为总线的下一次主方。
一般来说,采用优先级或公平策略进行仲裁。
在多处理器系统中对CPU模块的总线请求采用公平原则处理,而对I/O模块的总线请求采用优先级策略。
3.解:
分辨率是指显示器所能表示的像素个数。
像素越密,分辨率越高,图像越清晰。
分辨率取决于显像管荧光粉的粒度、荧光屏的尺寸和CRT电子束的聚焦能力。
同时刷新存储器要有与显示像素数相对应的存储空间,用来存储每个像素的信息。
灰度级是指黑白显示器中所显示的像素点的亮暗差别,在彩色显示器中则表现为颜色的不同。
灰度级越多,图像层次越清楚逼真。
4.解:
(1)在CPU内部设置的中断屏蔽触发器必须是开放的。
(2)外设有中断请求时,中断请求触发器必须处于“1”状态,保持中断请求信号。
(3)外设(接口)中断允许触发器必须为“1”,这样才能把外设中断请求送至CPU。
(4)当上述三个条件具备时,CPU在现行指令结束的最后一个状态周期响应中断。
四.应用题
1.解:
[X]补=1.10001[-X]补=0.01111[Y]补=0.11001[-Y]补=1.00111
[X]补=11.10001[X]补=11.10001
+[Y]补=00.11001+[-Y]补=11.00111
00.0101010.11000
X+Y=+0.01010X-Y结果发生溢出
2.证明:
因为[1-X]补=[1]补+[-X]补=1+X0.X1X2…Xn+2-n
1+X0=X0
所以[1-X]补=1+X0.X1X2…Xn+2-n=X0.X1X2…Xn+2-n
3.
(1)DRAM芯片容量为128K×
8位=128KB
存储器容量为1024K×
32位=1024K×
4B=4096KB
所需芯片数4096KB÷
128KB=32片
(2)对于128K×
8位的DRAM片子,选择一行地址进行刷新,取刷新地址A8—A0,则8ms内进行512个周期的刷新。
按此周期数,512×
4096=128KB,对一行上的4096个存储元同时进行刷新。
采用异步刷新方式刷新信号的周期为8ms÷
512=15.6μs
(1)双字长二地址指令,用于访问存储器。
(2)操作码字段OP为6位,可以指定64种操作。
(3)一个操作数在源寄存器(共16个),另一个操作数在存储器中(由基值寄存器和位移量决定),所以是RS型指令。
5.解:
图C7.1
(1)控制存储器用来存放实现全部指令系统的所有微程序。
(2)微指令寄存器用来存放由控制存储器读出的一条微指令信息。
(3)地址转移逻辑在一般情况下,微指令由控制存储器读出后直接给出下一条微指令地址,这个微地址信息就存放在微地址寄存器中,如果微程序不出现分支,那么下一条微指令的地址就直接由微地址寄存器给出。
当出现分支时,由地址转移逻辑自动完成修改微地址的任务。
6.解:
设总线带宽用Dr表示,总线时钟周期用T=1/f表示,一个周期传送