专用集成电路实验报告56Word格式文档下载.docx
《专用集成电路实验报告56Word格式文档下载.docx》由会员分享,可在线阅读,更多相关《专用集成电路实验报告56Word格式文档下载.docx(11页珍藏版)》请在冰豆网上搜索。
;
A、B为加法输入,Ci为进位输入,S为和输出,Co为进位输出;
为异或操作,+为或操作,
为与操作。
a)画出2bit全加器的门级原理图;
b)通过调整输入的不同位置,下列电路能够实现AND、OR、XOR及其非逻辑的功能,图中的三极管为NMOS。
使用多个下列电路实现2bit全加器,画出三极管级原理图。
3)设使用0.25um工艺,NMOS管的尺寸为L=0.250um,W=0.375um;
PMOS管的尺寸为L=0.250um,W=1.125um。
对实验容1和2的电路进行spice仿真。
调整实验容1的器件尺寸和电源电压,观察门的延时;
观察和理解实验容2中加法器的进位延时。
三、实验步骤及过程:
1)
图1OrCAD画出的三极管级原理图
2)
A)
图22bit全加器的门级原理图
B)差分传输管逻辑的与和与非逻辑:
图3与门(与非门)
差分传输管逻辑的或和或非逻辑:
图4或门(或非门)
差分传输管逻辑的异或和异或非:
图5异或门(异或非门)
总的2bit全加器的原理图:
图6差分传输管构成的2bit全加器
3)A、调节实验容1的器件尺寸和电源电压,观察门的延时。
这里设定A0为pulse信号,A1为2.5V,其余都为0V,则Y的输出与A0反向,输出波形应该类似于反相器。
图3.1输入和输出波形
Measure输出文件:
$DATA1SOURCE='
HSPICE'
VERSION='
U-2003.09'
.TITLE'
*dai56_1object'
t1dlayt2dlaytemperalter#
6.580e-116.900e-1125.00001.0000
t1dlay为输出端下降沿与输出端上升沿的50%——50%延时。
t2dlay为输出端上升沿与输出端下降沿的50%——50%延时。
程序(网表文件):
*dai56_1object
.lib'
cmos25_level49.txt'
TT
.optionspost=2
Vccpvcc0dc2.5V
VA1A10dc2.5V
VB0B00dc0V
VB1B10dc0V
VC1C10dc0V
VinA00pulse(0V2.5V0ps0ps0ps500ps1000ps)
mA01A0GNDGNDNMOSL=0.25uW=0.375u
mB02B0GNDGNDNMOSL=0.25uW=0.375u
mC03C0GNDGNDNMOSL=0.25uW=0.375u
mA13A111NMOSL=0.25uW=0.375u
mB13B122NMOSL=0.25uW=0.375u
mA0p5A0pvccpvccPMOSL=0.25uW=1.125u
mA1p5A1pvccpvccPMOSL=0.25uW=1.125u
mB0p4BO55PMOSL=0.25uW=1.125u
mB1p4B155PMOSL=0.25uW=1.125u
mC0p3CO44PMOSL=0.25uW=1.125u
.measuretrant1dlaytrigV(a0)val=1.25Vtd=0fall=2
+targV(3)val=1.25Vtd=0rise=2
.measuretrant2dlaytrigV(a0)val=1.25Vtd=0rise=2
+targV(3)val=1.25Vtd=0fall=2
.tran1ps3ns
.probeVinV(3)
.end
接下来调整电源电压,观察门的延时:
VCC=1.5V
图3.2VCC=1.5V时的输出波形
t1dlayt2dlaytemperalter#
1.239e-103.85e-1125.00001.0000
Vcc=1V
图3.3VCC=1V时的输出波形
2.682e-102.35e-1125.00001.0000
观察结论:
当电源电压降低时,门的延时增加。
需要特别注意的是measure语句编写时,需要根据输出波形的电压值改变阈值。
改变三极管尺寸,观察门的延时:
Pmos的沟道宽度W
a)PMOS管均为W=1.125um;
b)PMOS管均为W=1.875um;
c)PMOS管均为W=3.000um;
图3.4改变Pmos的沟道宽度的输出波形
Measure文件:
indexpwct1dlayt2dlay
temperalter#
1.00001.125e-062.658e-106.900e-11
25.00001.0000
2.00001.875e-062.526e-101.112e-10
3.00003.000e-062.436e-101.761e-10
25.00001.0000
这里在网表文件中运用了data语句。
Pmos的沟道宽度变宽后门的传输延时增大。
用对偶原理综合CMOS互补门设计的2bit全加器的进位延时:
验证全加器逻辑关系:
图3.5验证全加器逻辑关系
由上至下依次为A1A0,B1B0,V10(sum1),V6(sum0),cout1.
电压值为:
A1=B1=0V,A0=B0=2.5V,sum1=2.5V,sum0=0V,cout1=0V。
即01+01=10,进位为0.全加器逻辑正确。
*dai56_2object
.tran1ps15ns
.probeV(cout1)V(10)V(6)V(a0)
.globalpvccvcc
V1A00dc2.5V
V2A10dc0V
V3B00dc2.5V
V4B10dc0V
V5cin0dc0V
.subcktANDgABY
m11AGNDGNDNMOSL=0.25uW=0.375u
m22B1gndNMOSL=0.25uW=0.375u
m1p2ApvccpvccPMOSL=0.25uW=1.125u
m2p2BpvccpvccPMOSL=0.25uW=1.125u
m3pY2pvccpvccPMOSL=0.25uW=1.125u
m3Y2GNDGNDNMOSL=0.25uW=0.375u
.ends
.subcktORgA1B1Y1
m11A1GNDGNDNMOSL=0.25uW=0.375u
m21B1GNDGNDNMOSL=0.25uW=0.375u
m2p1B2pvccPMOSL=0.25uW=1.125u
m3pY11pvccpvccPMOSL=0.25uW=1.125u
m3Y11GNDGNDNMOSL=0.25uW=0.375u
.subcktxorga2b2y2
m01A2aA2pvccpvccPMOSL=0.25uW=1.125u
m02A2aA2GNDGNDNMOSL=0.25uW=0.375u
m03B2aB2pvccpvccPMOSL=0.25uW=1.125u
m04B2aB2GNDGNDNMOSL=0.25uW=0.375u
m11B2aGNDGNDNMOSL=0.25uW=0.375u
m22B2GNDGNDNMOSL=0.25uW=0.375u
m3y2A2a1GNDNMOSL=0.25uW=0.375u
m4y2A22gndNMOSL=0.25uW=0.375u
m1p4A2pvccpvccPMOSL=0.25uW=1.125u
m2p4B2pvccpvccPMOSL=0.25uW=1.125u
m3py2A2a4pvccPMOSL=0.25uW=1.125u
m4py2B2a4pvccPMOSL=0.25uW=1.125u
x1A0B03ANDg
x2A0b04XORg
x34cin5ANDg
x44cin6XORg
x535cout0ORg
x6A1b17ANDg
x7A1b18XORg
x88cout09ANDg
x98cout010XORg
x1079cout1ORg