《数字电子技术A》离线作业答案之欧阳道创编文档格式.docx
《《数字电子技术A》离线作业答案之欧阳道创编文档格式.docx》由会员分享,可在线阅读,更多相关《《数字电子技术A》离线作业答案之欧阳道创编文档格式.docx(16页珍藏版)》请在冰豆网上搜索。
![《数字电子技术A》离线作业答案之欧阳道创编文档格式.docx](https://file1.bdocx.com/fileroot1/2023-1/3/a286cc61-0758-45d4-b485-f5f00962e976/a286cc61-0758-45d4-b485-f5f00962e9761.gif)
八选一数据选择器74151组成的电路如图1-3所示,则输出函数为()
(D)
6.
某逻辑门的输入端A、B和输出端F的波形图1-7所示,F与A、B的逻辑关系是:
(A)与非
(B)同或
(C)异或
(D)或
7.十进制数3.625的二进制数和8421BCD码分别为()
(A)11.11和11.001
(B)11.101和0011.011000100101
(C)11.01和11.011000100101
(D)11.101和11.101
8.下列几种说法中错误的是()
(A)任何逻辑函数都可以用卡诺图表示
(B)逻辑函数的卡诺图是唯一的。
(C)同一个卡诺图化简结果可能不是唯一的
(D)卡诺图中1的个数和0的个数相同。
9.和TTL电路相比,CMOS电路最突出的优点在于()
(A)可靠性高
(B)抗干扰能力强
(C)速度快
(D)功耗低
二、主观题(共25道小题)
10.
如图3所示,为检测水箱的液位,在A、B、C、三个地方安置了三个水位检测元件,当水面低于检测元件时,检测元件输出低电平,水面高于检测元件时,检测元件输出高电平。
试用与非门设计一个水位状态显示电路,要求:
当水面在A、B之间的正常状态时,仅绿灯G亮;
水面在B、C间或A以上的异常状态时,仅黄Y灯亮;
水面在C以下的危险状态时,仅红灯R亮。
参考答案:
11.
12.
13.
已知逻辑函数:
画出逻辑函数F1、F2和F的卡诺图;
用最少的与非门实现逻辑函数F,画出逻辑图。
14.
分析图3所示逻辑电路,写出输出端的逻辑函数表达式,列出真值表,说明电路能实现什么逻辑功能.
15.
一数字信号的波形如图1.1.1所示,试问该波形所代表的二进制数是什么?
01011010
16.
将下列十进制数转换为二进制数、八进制数、十六进制数和8421BCD码(要求转换误差不大于2-4):
(1)43
(2)127(3)254.25(4)2.718
(1)43D=101011B=53O=2BH;
43的BCD编码为01000011BCD。
(2)127D=1111111B=177O=7FH;
127的BCD编码为000100100111BCD。
(3)254.25D=11111110.01B=376.2O=FE.4H;
001001010100.00100101BCD。
17.
将下列每一二进制数转换为十六进制码:
(1)101001B
(2)11.01101B
(1)101001B=29H
(2)11.01101B=3.68H
18.
将下列十进制转换为十六进制数:
(1)500D
(2)59D(3)0.34D(4)1002.45D
(1)500D=1F4H
(2)59D=3BH(3)0.34D=0.570AH(4)1002.45D=3EA.7333H
19.将下列十六进制数转换为二进制数:
(1)23F.45H
(2)A040.51H
(1)23F.45H=1000111111.01000101B
(2)A040.51H=1010000001000000.01010001B
20.
将下列十六进制数转换为十进制数:
(1)103.2H
(2)A45D.0BCH
(1)103.2H=259.125D
(2)A45D.0BCH=41024.046D
21.
用逻辑代数证明下列不等式
22.
将下列各式转换成与–或形式
23.
24.
25.
利用与非门实现下列函数
L=AB+AC
26.
27.
28.
用卡诺图法化简下列各式
29.
30.
31.
32.
33.
试分析图题3.3.4所示逻辑电路的功能
34.
试用2输入与非门和反相器设计一个4位的奇偶校验器,即当4位数中有奇数个1时输出为0,否则输
出为1。
数字电子技术A第2次作业
一、单项选择题(只有一个选项正确,共1道小题)
1.八路数据选择器,其地址输入端(选择控制端)有个
(A)8
(B)2
(C)3
(D)4
二、主观题(共7道小题)
2.
发由全加器FA、2-4线译码器和门电路组成的逻辑电路如图3a所示。
试在图b中填写输出逻辑函数L的卡诺图(不用化简)。
用数据选择器组成的多功能组合逻辑电路如图4所示。
图中G1、G0为功能选择输入信号,X、Z为输入逻辑变量,F为输出逻辑函数。
分析该电路在不同的选择信号时,可获得哪几种逻辑功能,请将结果填入表4中。
4.
设计一个组合逻辑电路。
电路输入DCBA为8421BCD码,当输入代码所对应的十进制数能被4整除时,输出L为1,其他情况为0。
1.用或非门实现。
2.用3线-8线译码器74HC138和逻辑门实现。
(0可被任何数整除,要求有设计过程,最后画出电路图)
5.
某组合逻辑电路的输入、输出信号的波形如图4所示。
1.写出电路的逻辑函数表达式;
2.用卡诺图化简逻辑函数;
3.用8选1数据选择器74HC151实现该逻辑函数.
7.
分析图题3.3.6所示逻辑电路的功能。
8.某雷达站有3部雷达A、B、C,其中A和B功率消耗相等,C的功率是A的功率的两倍。
这些雷达由两台发电机X和Y供电,发电机X的最大输出功率等于雷达A的功率消耗,发电机Y的最大输出功率是X的3倍。
要求设计一个逻辑电路,能够根据各雷达的启动和关闭信号,以最节约电能的方式启、停发电机.
数字电子技术A第3次作业
本次作业是本门课程本学期的第3次作业,注释如下:
一、单项选择题(只有一个选项正确,共11道小题)
1.
为将D触发器转换为T触发器,图9.4.2所示电路的虚线框内应是。
(A)或非门
(B)与非门
(C)异或门
(D)同或门
2.一位十进制计数器至少需要个触发器。
(A)3
(B)4
(C)5
(D)10
3.有一A/D转换器,其输入和输出有理想的线性关系。
当分别输入0V和5V电压时,输出的数字量为00H和FFH,可求得当输入2V电压时,电路输出的数字量为
(A)80H
(B)67H
(C)66H
(D)5FH
4.在双积分A/D转换器中,输入电压在取样时间T1内的平均值VI与参考电压VREF应满足的条件是________。
|VI||VREF|
(A)
|VI||VREF|
(B)|VI||VREF|
(C)|VI|=|VREF|
(D)无任何要求
5.图1-4所示电路中,能完成Qn+1=逻辑功能的电路是()
D/A转换电路如图1-5所示。
电路的输出电压υ0等于()
(A)4.5V
(B)-4.5V
(C)4.25V
(D)-8.25V
7.为了把串行输入的数据转换为并行输出的数据,可以使用()
(A)寄存器
(B)移位寄存器
(C)计数器
(D)存储器
8.单稳态触发器的输出脉冲的宽度取决于()
(A)触发脉冲的宽度
(B)触发脉冲的幅度
(C)电路本身的电容、电阻的参数
(D)电源电压的数值
9.为了提高多谐振荡器频率的稳定性,最有效的方法是()
(A)提高电容、电阻的精度
(B)提高电源的稳定度
(C)采用石英晶体振荡器
(D)保持环境温度不变
10.已知时钟脉冲频率为fcp,欲得到频率为0.2fcp的矩形波应采用()
(A)五进制计数器
(B)五位二进制计数器
(C)单稳态触发器
(D)多谐振荡器
A
在图1-8用555定时器组成的施密特触发电路中,它的回差电压等于()
(A)5V
(B)2V
(C)4V
(D)3V
四、主观题(共22道小题)
12.
已知输入信号A、B、C的波形,试画出图2所示各电路输出(L1、L2、L3)的波形。
设触发器的初态为0。
逻辑电路如图4所示,试画出Q0、Q1、Q2的波形。
设各触发器初态为0。
已知某同步时序逻辑电路的时序图如图5所示。
1.列出电路的状态转换真值表,写出每个触发器的驱动方程和状态方程
2.试用D触发器和与非门实现该时序逻辑电路,要求电路最简。
画出逻辑电路图.
电路如图7所示,图中74HC153为4选1数据选择器。
试问当MN为各种不同输入时,电路分别是那几种不同进制的计数器。
MN=008进制计数器,MN=019进制计数器,
MN=1014进制计数器,MN=1115进制计数器.
用移位寄存器74194和逻辑门组成的电路如图6所示。
设74194的初始状态Q3Q2Q1Q0=0001,试画出各输出端Q3、Q2、Q1、Q0和L的波形。
各输出端Q3、Q2、Q1、Q0和L的波形如图A6所示。
由555定时器组成的脉冲电路及参数如图8a所示。
已知vI的电压波形如图b所示。
试对应vI画出图中vO1、vO2的波形;
(a)
(b)
对应vI画出图中vO1、vO2的波形如图A8所示。
逻辑电路如图2a、b、c所示。
试对应图d所示输入波形,分别画出输出端L1、、L2和L3的波形。
(设触发器的初态为0)
(a)(b)
(c)(d)
输出端L1、L2和L3的波形如图A2所示。
19.
分析如图5所示时序逻辑电路。
(设触发器的初态均为0)
1.写出各触发器的时钟方程、驱动方程、状态方程;
2.画出完整的状态图,判断电路是否具能自启动;
3.画出在CP作用下的Q0、Q1及Q3的波形。
试用正边沿D触发器设计一个同步时序电路,其状态转换图如图6所示。
1.列出状态表;
2.写出各触发器的激励方程和输出方程;
3.说明电路功能。
由555定时器、3-8线译码器74HC138和4位二进制加法器74HC161组成的时序信号产生电路如图7所示。
1.试问555定时器组成的是什么功能电路?
计算vo1输出信号的周期;
2.试问74LVC161组成什么功能电路?
列出其状态表;
3.画出图中vo1、Q3、Q2、Q1、Q0及L的波形。
1.555定时器组成多谐振荡器。
2.74LVC161组成五进制计数器,电路状态表如表A7所示
3.vo1、Q3、Q2、Q1、Q0
及L的波形如图A7组成。
各电路输出端的波形如图A1所示。
分析如图6所示时序逻辑电路
1.写出各触发器的激励方程、输出方程
2.写出各触发器的状态方程
3.列出电路的状态表并画出状态图
4.说明电路的逻辑功能。
用边沿JK触发器和最少的逻辑门设计一个同步可控2位二进制减法计数器。
当控制信号X=0时,电路状态不变;
当X=1时,在时钟脉冲作用下进行减1计数。
要求计数器有一个输出信号Z,当产生借位时Z为1,其他情况Z为0。
时序信号产生电路如图8所示,CP为1kHz正方波。
1.说明74161和非门组成电路的逻辑功能;
2.对应CP输入波形,画出电路中υO1、υO2的电压波形。
3.计算υO2的输出脉宽tW;
4.试问υO2的频率与CP的频率比是多少?
5.如改变74161数据输入,使D3D2D1D0=1000,试问υO2与CP的频率比又是多少?
29.试按表1.2.1所列的数字集成电路的分类依据,指出下列器件属于何种集成度器件:
(1)微处理器;
(2)IC计算器;
(3)IC加法器;
(4)逻辑门;
(5)4兆位存储器IC。
(1)微处理器属于超大规模;
(2)IC计算器属于大规模;
(3)IC加法器属于中规模;
(4)逻辑门属于小规模;
(5)4兆位存储器IC属于甚大规模。
设主从JK触发器的初始状态为0,CP、J、K信号如题图所示,试画出触发器Q端的波形。
答案见题图
逻辑电路如题图所示,已知CP和A的波形,画出触发器Q端的波形,设触发器的初始状态为0。
D触发器逻辑符号如题图所示,用适当的逻辑门,将D触发器转换成T触发器、RS触发器和JK触发器。
已知一时序电路的状态表如表所示,试作出相应的状态图。
数字电子技术A第4次作业
三、主观题(共15道小题)
分析电路可画出各逻辑电路的输出波形如图A2所示。
已知状态表如表所示,试作出相应的状态图。
已知状态图如图所示,试作出它的状态表
图题6.1.5是某时序电路的状态转换图,设电路的初始状态为01,当序列X=100110时,求该电路输出Z的序列。
011010
已知某时序电路的状态表如表题6.1.6所示,试画出它的状态图。
如果电路的初始状态在S2,输入信号依次是0101111,试求出其相应的输出。
1010101
6.
分析课本6.2.4图题所示电路,写出它的驱动方程、状态方程,画出状态表和状态图。
试分析图题7.1.5电路是几进制计数器,画出各触发器输出端的波形图。
五进制计数器
8.
试分析图题7.1.9所示电路,画出它的状态图,说明它是几进制计数器。
十进制计数器
9.
试分析图题7.1.11所示电路,画出它的状态图,并说明它是几进制计数器。
11进制计数器
试分析图题7.1.15所示电路,说明它是多少进制计数器,采用了何种进位方式。
4096。
采用并行进位方式。
11.
试画出图题7.2.1所示逻辑电路的输出(QA~QD)的波形,并分析该电路的逻辑功能。
S0=1表示右移操作,在这里是DSR→QA→QB→QC→QD。
启动后,S1S0=11,处于置数状态,1110被置入寄存器中,然后每来一个脉冲,寄存器循环右移,寄存器中的序列依次是1110→1101→1011→0111。
此时再来一个脉冲(即第四个脉冲)时,当QDQCQBQA瞬间变成1111,1110又被置入寄存器,回到起始状态,重又开始记数循环过程。
所以它相当于一个四进制计数器的作用,也可以看作四分频电路
10位倒T形电阻网络D/A转换器如图所示,当R=Rf时:
(1)试求输出电压的取值范围;
(2)若要求电路输入数字量为200H时输出电压VO=5V,试问VREF应取何值?
图题10.1.4为一权电阻网络和梯形网络相结合的D/A转换电路。
(1)试证明:
当r=8R时,电路为8位的二进制码D/A转换器;
(2)试证明:
当r=4.8R时,该电路为2位的BCD码D/A转换器。
由AD7520组成双极性输出D/A转换器如图题10.1.6所示。
(1)根据电路写出输出电压vO的表达式;
(2)试问为实现2的补码,双极性输出电路应如何连接,电路中VB、RB、VREF和片内的R应满足什么关系?