数电模电数字时钟设计之欧阳道创编Word格式文档下载.docx
《数电模电数字时钟设计之欧阳道创编Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《数电模电数字时钟设计之欧阳道创编Word格式文档下载.docx（14页珍藏版）》请在冰豆网上搜索。
任
务
书
《数字电子技术基础》课程设计任务书
一、课程设计的目的
本课程是在学完《数字电子技术基础》、《数字电子技术实验》之后，集中一周时间，进行的复杂程度较高、综合性较强的设计课题的实践环节，通过该教学环节，要求达到以下目的：
1.使学生进一步掌握数字电子技术的理论知识，培养学生工程设计能力和综合分析问题、解决问题的能力；
2.使学生基本掌常用电子电路的一般设计方法，提高电子电路的设计和实验能力；
3.熟悉并学会选用电子元器件，为以后从事生产和科研工作打下一定的基础。
二、课程设计的要求
1.设计时要综合考虑实用、经济并满足性能指标要求；
2.必须独立完成设计课题；
3.合理选用元器件；
4.按时完成设计任务并提交设计报告。
三、课程设计进度安排
1、方案设计；
（半天）
根据设计任务书给定的技术指导和条件，进行调查研究、查阅参考文献，进行反复比较和可行性论证，确定出方案电路，画出主要单元电路，数据通道，输入、输出及重要控制信号概貌的框图。
2、电路设计：
（一天）
根据方案设计框图，并画出详细的逻辑图
3、装配图设计：
根据给定的元器件，结合逻辑图，设计出电路制作的具体装配图（即绘出组件数量，管脚号以及器件布置的实际位置）。
同时配以必要的文字说明。
4、电路制作：
（两天）
对选定的设计，按装配图进行装配，调试实验。
5、总结鉴定：
考核样机是否全面达到现定的技术指标，能否长期可靠地工作，并写出设计总结报。
四、设计题目及内容
1、题目：
数字时钟电路
2、内容：
（1）具有“时”“分”的数字显示时钟；
（2）“秒”不作数字显示，只使“时”和“分”之间“：
”间隔闪亮；
（3）具有校分和校时功能；
（4）具有整点报时功能（59分50秒开始间歇报时）。
五、设计要求
1、用中小型规模集成电路设计出所要求的电路；
2、在实验箱上安装、调试出所设计的电路；
3、部分课题要求用可编程逻辑器件（FPGA/CPLD）设计实现；
4、在EDA编程实验系统上完成硬件系统的功能仿真；
5、写出设计、调试、总结报告。
六、器件与器材
1、元器件
LED共阴数码管
BS207
4片
BCD七段译码器
74LS48
十进制计数器
74LS160
12片
四2输入与非门
74LS00
3片
双4输入与非门
74LS20
1片
六反相器
74LS04
双上升沿D触发器
74LS74
石英晶体
4MHz
1个
发光二极管
2只
开关
K1、K2
电阻
1千欧
5只
电容
0．01微法
1只
10皮法
2、工具
导线、镊子、剪刀、打火机等。
七、使用仪器设备
1.YDNDI型数字电子综合设计实验系统；
2.装有Multisim软件的PC;
3.面包板等。
八、参考文献
1、“数字电子技术基础”教材；
2、有关“电子技术课程设计指导书”；
3、“集成电路特性应用手册”；
4、EDA技术使用教程；
5、其他。
九、设计总结报告主要内容
1、任务及要求；
2、方案特点；
3、各组成部分及工作原理（应结合框图写）；
4、单元电路设计与调试；
5、总逻辑图；
6、总装配图；
7、实验仿真结果；
8、实验结果分析（画出必要的波形，进行测量精度和误差分析）；
9、调试中出现问题的解决；
10、改进意见及收获体会等。
第二部分
课
程
设
计
报
告
1设计任务及要求
设计一个数字时钟电路，要求具有以下功能：
1、具有“时”“分”的数字显示时钟；
2、“秒”不作数字显示，只使“时”和“分”之间“：
3、具有校分和校时功能；
4、具有整点报时功能（59分50秒开始间歇报时）。
2系统总体设计方案
2.1总体设计方案
数字钟是一个T=1s的计时仪器。
它由石英晶体振荡器、分频器、记数器、译码器、显示器和校时电路组成。
石英晶体振荡器产生的信号经过分频器产生秒脉冲，将秒脉冲送入计数器计数，计数结果通过译码器进行译码和输出。
数字电子钟的总体框图如下图所示：
2.2方案特点
经我们小组的周密分析和深入探讨，我们发现该电路主要实现3个功能：
一、整点报时功能：
由于器件缘故，有发光二极管代替蜂鸣器。
二、12小时制计时功能：
时、分由四个七段数码管显示，秒由小数点显示。
三、校时校分功能：
通过两个开关分别实现
3控制电路设计
3.1控制电路工作原理
数字在使用前需要先进行校时、校分，然后才能让其正常工作计时，如图3.1.1分别是我们小组设计的校分、校时电路的原理图：
图3.1.1校分、校时电路
以校时电路为例，其工作原理为：
通过单刀双掷开关J1将校时脉冲作为时钟计数器的输入信号，校时结束后拨动开关，将来自低一位（分钟计数器）的进位信号作为输入信号与时钟计数器的输入端相连，使其正常工作。
校时脉冲，可用由多级分频器产生的秒脉冲，也可以用人工触发计数器。
3.2参数计算
参数均为固定器件参数，对照资料装配
3.3器件选型
两块单刀双掷开关、4片74LS160N
4振荡电路设计
4.1振荡电路工作原理
晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。
石英晶体振荡振荡器的特点是振荡频率准确、电路结构简单、频率易调整。
它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振荡，有了机械振动，就会在相应的垂直面上产生电场，从而使机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限制时，才达到最后稳定，这种压电谐振的频率即为晶体振荡器的固有频率。
如图4.1.1，将晶体与对称式谐振荡器中的耦合电容串联起来，就组成了所需要的石英晶体多谐振荡器。
图4.1.1
通常，石英晶体多谐振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。
振荡器输出4MHz信号，先送到10分频计数器（74LS160），经过6次10分频而获得4Hz的脉冲信号，再通过2个D触发器（74LS74）进行4分频变成1Hz。
如图4.1.2即为对由石英晶体多谐振荡器产生的脉冲信号进行分频产生秒脉冲的电路原理图。
4.2参数计算
R1=R2=1KΩ；
C1=0.01uF；
C2=10pF；
4MHz的石英晶振。
4.3器件选型
2个1KΩ的电阻；
1个0.01uF的电容；
1个10pF的电容；
1片74LS04，6片74LS160，
1片74LS74。
5计数电路设计
5.1计数电路工作原理
秒脉冲信号经过6级计数器，分别得到“秒”个位、“秒”十位、“分”个位、十位及“时”个位、十位的计时。
“秒”、“分”计数为60进制，小时为24进制。
1．计秒电路：
如图5.1.1所示，首先将两片74LS160接成百进制计数器。
然后将电路的59状态译码产生置数端为0的信号，同时加到两片74LS160上，在下个计数脉冲（第60个输入脉冲）到达时，将0000同时置入两片74LS160中，从而得到六十进制计数器。
进位信号直接由与非门的输出端引出。
图5.1.1
2．计分电路：
如图5.1.2所示，首先将两片74LS160接成百进制计数器，然后将电路的60状态译码产生置零信号加到2片74LS160的“LOAD”和“CLR”上，从而得到六十进制计数器。
进位信号直接有与非门的输出端引出。
图5.1.2
3.计时电路
如图5.1.3所示，首先将两片74160连成一个一百进制计数器。
当计数器从全0状态开始计数，计入11个脉冲时，经与非门译码产生低电平信号立刻将两片74160同时置零，于是便得到了12进制计数器。
图5.1.3
5.2参数计算
参数均为固定器件参数，对照资料装配
5.3器件选型
6片74LS160；
2片74LS20。
6译码显示电路设计
6.1译码显示电路工作原理
计数器实现了对时间的累计以8421BCD码形式输出，为了将计数器输出的8421BCD码显示出来，需用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，一般这种译码器通常称为7段译码显示驱动器。
74LS48译码器对应的显示器是共阴（接地）显示器。
如图6.1.1所示即为译码显示电路的电路原理图。
图6.1.1
6.2参数计算
高电压取5V
6.3器件选型
4片74LS48，
4片BS207。
7系统总体电路设计
7.1系统总体电路
7.2电路说明
整个数字钟由时间计数电路、晶体振荡电路、校正电路组成。
以校正电路代替时间计数电路中的时、分、秒之间的进位，当校时电路处于正常输入信号时，时间计数电路正常计时，但当分校正时，其不会产生向时进位，而分与时的校位是分开的，而校正电路也是一个独立的电路。
由晶体振荡电路和分频电路产生1Hz的秒脉冲，将秒脉冲信号送人发光二极管和“秒”计数器电路。
8电路调试
8.1振荡电路调试及实验结果分析
要使电路具有整点报时功能，只需将“分”的到“59”时和“秒”到“50”时通过与非门相连接，然后连接到发光2级管就行了。
8.2计数电路调试及实验结果分析
将秒脉冲分别作为分钟/时钟计数器的输入信号，观测数码管的显示。
在实物测试时发现60进制的分钟计数器出现了显示60的状态，检查电路发现设计时出现逻辑错误。
不是将状态59而是60时的输出信号通过非门、与非门产生低电平，作为置数信号让电路清零.改接后发现问题解决，电路正常工作。
8.3译码显示电路调试及实验结果分析
结合计数电路一起观察检测。
起初发现分钟十位的显示管的一个二极管始终不亮，起初以为电路接线松动或开路，检查一遍后发现问题依然存在。
后来队员方国章提出来，可能是数码管的问题，更换数码管后发现显示正常。
8.4控制电路调试及实验结果分析
拨动开关J2对分钟进行校时，校时结束后再次拨动J2，之后拨动开关J3对时钟进行校时，校时结束后同样再次波动J3。
8.5系统联调及实验结果分析
在实验箱上组装电子钟，注意器件管脚的连接一定要准确，“悬空端”、“清零端”、“置1端”要正确处理。
当所有器件调试正常以后，观察电子钟是否准确正常工作。
主要故障现象分析和排除：
（1）数码管能有显示，但不正常：
①计数不正常：
则先检查74LS48和74LS160集成电路块的16与8引脚间是否等于电源电压，（表笔要接到它们的引脚上，测量结果5V，误差≤±
0.1V）否则应查找原因。
②错笔划，检查数码管的a、b、c、d、e、f、g连接是否有错。
③缺笔划，检查数码管的a、b、c、d、e、f、g连接有没有连通。
数码管是否完好。
（2）数码管表现“全灭”：
①先把74LS160的MR置低电平，若能正常显示“0”，则按数码管显示“0”继续调试
检查74LS160和74LS48集成电路块的16与8引脚之间是否等于电源电压，（表笔接到它们的引脚上，测量结果+5V,误差:
±
0.1V）
②数码管公共阴极与电源地的回路是否开路或所接的电阻阻值过大。
数码管是否良好？
③74LS48的A、B、C、D输入端同时悬空。
（3）输入脉冲时,数码管不是按“0-9”顺序显示：
先把74LS160的16脚（VCC）悬空，再把74LS160的QA、QB、QC、QD引脚分别置低电平,数码管应分别显示三个相应的错码和“7”。
（参考《数字电子技术基础》175页）如果某个引脚没有反映的（不能显示相应错码），则是该引脚与74LS48的相应的引脚连接开路。
（该故障比较普遍，应该思考和理解这是根据什么道理）
（4）数码管按“0-1”显示：
把74LS160的清零端暂时接高电平（完成后拆除），如能正常按“0-9”顺序显示即可。
（5）确认外围电路没有问题后，还需考虑对应的74LS160、74LS48是否损坏，解决的方法是：
把怀疑损坏的集成电路与其它能正常工作的同型号集成电路调换，作出判断。
然后要求更换。
9改进意见及收获体会
通过这一周的课程设计实习，我学到了许多在课堂上学不到的东西。
不仅对课本上所学的理论知识有了更进一层的了解，并且增加了实际动手操作能力。
我感觉本次课程设计与以往最大的不同之处就是学生思考和实践的独立性更强，老师只提供一些指导和建议。
这次课程设计最主要最复杂的工作就是连接电路，电路中集成块起到了非常大的作用，但是管脚的连接非常繁琐，一不小心就会连错。
所以，这次实验需要十分的小心和耐心。
只要有一根线接错了，结果就出不来。
连接电路时，我就发现电路不能正常工作，经过多次的排查，我才发现是少接了线。
我想只要多检查几遍，应该可以找出毛病。
终于，在同学的帮助下，以及自己的努力下成功的完成了。
虽然本次实验困难重重，但最终我们还是完成了任务。
相信在今后的课程设计中我们一定能做的更好。
10器件明细清单
1、元器件
2、工具
参考文献
[1]阎石主编．数字电子技术基础（第四版）．北京：
高教出版社，2000
第三部分
图
纸
图纸目录
序号
图纸名称
图幅
图纸编号
备注
1
系统总体方框图
A3
电01
2
系统总电路图
电02
3
系统总接线图
电03
附设计深度规定：
系统总体方框图：
标注各单元模块，图中给出各单元模块的正确连接、标出各信号的流向。
系统总电路图：
标明各器件的型号、标注器件参数、标注集成块各引脚的逻辑符号
系统安装接线图：
以集成块为单位画出各引脚之间的接线，标注各集成块的型号、注明引脚编号。
升级会员 