系统结构期末复习提纲.doc

系统结构期末复习提纲.doc

《系统结构期末复习提纲.doc》由会员分享，可在线阅读，更多相关《系统结构期末复习提纲.doc（9页珍藏版）》请在冰豆网上搜索。

计算机系统结构（第一到第五章）

整理人张斌

第一章计算机系统结构的基本概念

第二章指令系统

第三章存储系统

第四章输入输出系统

第五章标量处理机

第一章计算机系统结构的基本概念

1.1计算机系统结构

1.2计算机系统的分类

1.3计算机系统设计技术

1.4计算机系统结构的发展

系统=硬件/固件+软件

按照计算机语言的角度可以化为多层次结构。

应用语言、高级语言、汇编语言、操作系统、机器语言、微程序语言

语言的两种实现：

翻译（从高一级的语言变为第一级的语言）解释（由语言转换为指令）

系统结构就是确定软件和硬件的界面，哪些功能要用软件实现，哪些需要用硬件实现。

冯·诺伊曼结构的特点：

以运算器为中心

指令顺序执行

指令和数据用二进制表示

第二章指令系统

•2.1数据表示

•2.2寻址技术

•2.3指令格式的优化设计

•2.4RISC指令系统

指令系统是软硬件沟通的桥梁

寻址技术：

寻找操作数或操作数地址的技术编址方式寻址方式定位方式

编址方式：

寻址方式：

立即数寻址

寄存器寻址1、2、3地址执行速度快

存储器寻址（直接寻址、间接寻址、基址寻址、变址寻址、相对寻址、自动变址）

堆栈寻址

定位：

把逻辑地址转化为物理地址直接定位静态定位动态定位

指令的组成：

操作码+地址码

三种编码方式：

固定长度Huffman编码拓展编码

通用计算机必须有的5类指令

1）数据传送类指令

2）运算类指令

3）程序控制指令

4）输入输出指令

5）处理机控制和调试指令

RISC指令系统

CISC复杂指令集20%---80%规律20%的指令占据了处理机80%的处理时间

实现RISC的关键技术

（1）.延迟转移技术

（2）.指令取消技术

（3）.重叠寄存器窗口技术

（4）.指令流调整技术

选择题

1、在指令的地址字段中，直接指出操作数本身的寻址方式，称为（）

A.隐含地址B.立即寻址

C.寄存器寻址D.直接寻址

2、寄存器间接寻址方式中，操作数处在（）

A.通用寄存器B.主存单元

C.程序计数器D.堆栈

3、对一个区域内的成批数据采用循环逐个进行处理时，常用的指令寻址方式是（）

A.变址寻址方式B.相对寻址方式

C.基址寻址方式D.间接寻址方式

4、下列指令中，属于逻辑左移指令的是（）。

A.SHLB.SAL

C.SHRD.SAR

5.为了缩短指令中某个地址段的位数，有效的方法是采用（）。

A.立即寻址B.变址寻址

C.间接寻址D.寄存器寻址

6．在堆栈寻址中，设A为累加器，SP为堆栈指示器,Msp为SP指示的栈顶单元。

如果进栈操作顺序是：

（SP）-1→SP，（A）→Msp；那么出栈操作的顺序应是（）。

A．（Msp）→A,（SP）+1→SP

B．（SP）+1→SP，（Msp）→A

C．（SP）-1→SP，（Msp）→A

D．（Msp）→A，（SP）-1→SP

7．在取指令周期从主存取出的指令送往（）。

A.指令译码器B.程序计数器C.指令寄存器D.程序状态字寄存器

8．某计算机字长32位，其存储容量为32KB，若按字编址，那么它的寻址范围是（）。

A0~32KB0~16KC0~8KD0~32KB

9．变址寻址方式中，操作数的有效地址等于（）。

A堆栈指示器内容加上位移量

B程序计数器内容加上位移量

C基值寄存器内容加上位移量

D变址寄存器内容加上位移量

10．在CPU中跟踪指令后继地址的寄存器是（）。

A主存地址寄存器B编址寄存器C指针寄存器D状态条件寄存器

11．指令系统中采用不同寻址方式的目的主要是（）。

　A．实现存储程序和程序控制

　B．缩短指令长度，扩大寻址空间，提高编程灵活性

　C．可以直接访问外存

　D．提供扩展操作码的可能并降低译码难度

第三章存储系统

3.1存储系统原理

3.2虚拟存储器

3.3高速缓冲存储器（Cache）

存储系统的主要性能：

速度、容量、价格

存储系统的定义：

把速度、容量、价格各不相同的存储器用硬件、软件或软硬件的方法连接成一个存储系统。

Cache存储系统：

Cache和主存储器构成提高存储器的速度

虚拟存储系统：

主存储器和磁盘存储器构成扩大存储器的容量

存储器的性能指标：

容量S单位容量平均价格C命中率等效访问周期访问效率

［例题1］某机是由高速缓存与主存组成的两级存储系统，高速缓存访问时间Tc＝50ns，主存访问时间Tm＝400ns，访问Cache的命中率为0.96。

（1）系统的等效访问时间TA为多少？

（2）如果将高速缓存分为指令Cache与数据Cache，使等效访问时间减小了10％。

在所有的访存操作中有20％是访问指令Cache，而访问指令Cache的命中率仍为0.96（假设不考虑写操作一致性的问题），问数据Cache的访问命中率应是多少？

虚地址：

虚存上的地址实地址：

内存的地址

地址映像：

虚地址与实地址之间对应关系的规则

段式虚拟存储

页式虚拟存储

段页式虚拟存储

如果一个页式虚拟存储器的存储空间Nv=2GB，页面大小Np=2KB，页表存储字大小Nd=4B,以字节为单位，计算页表的级数，分别计算各级页表的个数？

第一级页表：

1个页面，可以有512个存储字，只需要4个存储字（4*4B=16B<2KB）

第二级页表：

4个页面，每个页面512个存储字（512*4B=2KB），共4*512=2K存储字

第三级页表：

2K个页面，每个页面512个存储字（512*4B=2KB），共2K*512=1M存储字，用于存放虚拟存储器的1M个页面（1M*2K=2GB）

页面替换算法：

随即算法rand先进先出算法FIFO最近最少使用LFU

最久没有使用LRU最有替换算法OPT

例：

设有一道程序，有1至5共5页，执行时的页地址流（即执行时依次使用到的程序页页号）为：

2，3，2，1，5，2，4，5，3，2，5，2若分配给该道程序的主存有3页，如下图表示分别用FIFO,LRU,OPT3种替换算法对这3页的使用和替换过程。

答案：

356

CPU与高速缓存之间：

字

高速缓存与主存储器之间：

块

主存与磁盘之间：

页面

磁盘与磁带之间：

段

Cache存储系统与虚拟存储系统的区别：

1.信息交换单位不同（页/块）2.速度比不同3.cpu与cache和主存间均有直接通路

4.实现方法不同（cache全硬件虚拟硬件为主，软件为辅）

5.cache对系统程序员应用程序员透明虚拟存储系统只对应用程序员透明

三种映像方式全相联直接相连组相连

例题设有一个cache的容量为2K字，每个块为16字，求

（1）该cache可容纳多少个块？

（2）如果主存的容量是256K字，则有多少个块？

（3）主存的字地址有多少位？

Cache字地址有多少位？

（4）在直接映象方式下，主存中的第130块映象到cache中哪一个块中？

（5）进行地址映象时，存储器的地址分成哪几段？

各段有多少位？

解：

（1）cache中有2048/16=128个块。

（2）主存有256K/16=16384个块。

（3）主存：

字地址为18位，256K=218字。

cache：

字地址为11位，2K=211字。

（4）主存中的第130块映象到cache中130mod128=2个块中。

（5）存储器的字地址分成三段：

区号、块号、块内字地址。

区号为18-11=7位

块号为11-4=7位

块内地址为16=244位

练习设有一个cache的容量为4K字，主存容量为cache容量的128倍，CPU访问cache中每块的所有数据最少需要16次，求

（1）该cache可容纳多少个块？

（2）主存有多少个块？

（3）主存的字地址有多少位？

Cache字地址有多少位？

（4）在直接映象方式下，主存中的第2048块映象到cache中哪一个块中？

（5）进行地址映象时，存储器的地址分成哪几段？

各段有多少位？

解：

（1）cache中有4K/16=256个块。

（2）主存有512K/16=32K个块。

（3）主存：

字地址为19位，512K=219字。

cache：

字地址为12位，4K=212字。

（4）主存中的第2048块映象到cache中2048mod256=0个块中。

（5）存储器的字地址分成三段：

区号、块号、块内字地址。

区号为19-12=7位

块号为12-4=8位

块内地址为16=244位

练习题：

假设在某个计算机系统中，采用组相联映象方式，主存储器容量为

1MB，缓存容量为32KB，每块容量为64字，缓存共分128组。

请写出

（1）主存地址多少位？

如何分配？

（2）Cache地址多少位？

如何分配？

主存地址：

1MB=220B

地址20位

区号E：

20-15=5位

区内组号：

128=277位

组内块号：

2位

块内地址：

64=266位

Cache地址:

32KB=215B

地址15位

组号：

128=277位

组内块号：

2位

块内地址：

64=266位

Cache的替换算法1.随机替换2。

LRU算法

有一个Cache存储器，主存有8块（0~7），Cache有4块（0~3），采用组相联映像，组内块数为2块，块内包含16个字。

（1）写出主存地址和Cache地址的格式，并指出各字段的长度。

（2）某程序运行过程中，访存的主存块地址流为1,2,4,1,3,7,0,1,2,5,4,6,4,7,2说明该程序访存对Cache的块位置的使用情况，指出发生块失效且块争用的时刻，计算

Cache命中率。

（采用LRU替换算法）

Cache的性能分析：

1加速比

【练习1】在一个采用组相联映像的Cache存储器中，主存由0-7共8块组成，Cache分为2组，每组2块，每块大小为16个存储字。

若程序访存的主存块地址流为：

3，1，2，6，4，5，7，0，4，2，7