FPGA的多功能计数器的设计.docx

FPGA的多功能计数器的设计.docx

《FPGA的多功能计数器的设计.docx》由会员分享，可在线阅读，更多相关《FPGA的多功能计数器的设计.docx（25页珍藏版）》请在冰豆网上搜索。

FPGA的多功能计数器的设计

封面

作者：

PanHongliang

仅供个人学习

本科毕业论文（设计）

题目：

基于FPGA的多功能计数器的设计

学院：

自动化工程学院

专业：

电子信息科学与技术

姓名：

#############

指导教师：

############

2010年6月8日

基于FPGA的多功能计数器的设计

TheDesignofMulti-functionCounterBasedonFPGA

摘要

本文介绍了一种以大规模可编程逻辑芯片为设计载体，由顶层到底层设计的多功能数字频率计。

该频率计采用单片机与频率测量技术相结合，大大提高了测量的精度。

本文主要包括该频率计的设计基础和实现方法两部分内容，描述了它的设计平台、工作原理和软硬件实现。

在硬件上，利用Altera公司的FPGA器件为主控器；在软件上，采用VHDL硬件描述语言编程,极大地减少了硬件资源的占用。

该数字频率计具有频率测量、周期测量、脉宽测量和占空比测量等多种功能。

仿真与分析结果表明，该数字频率计性能优异，软件设计语言灵活，硬件简单，速度快。

关键词FPGA等精度频率计VHDL

Abstract

Thisarticleintroducedonekindasdesignsthecarriertakethelarge-scaleprogrammablelogicchip,themulti-purposedigitalfrequencymeterswhichdesignsfromthetoplayertothefirstfloor.Thisfrequencymeterusesthemonolithicintegratedcircuitandthefrequencymeasurementtechnologyunifies,increasedthesurveyprecisiongreatly.Thisarticlemainlyincludesthisfrequencymeter'sdesignbasisandrealizesthemethodtwopartialcontents,describeditsdesignplatform,theprincipleofworkandthesoftwareandhardwarerealizes.Onthehardware,usesAlteraCorporation'sFPGAcomponentisthemastercontroller;Onthesoftware,usestheVHDLhardwaredescriptionlanguageprogramming,reducedhardwaresourceoccupancyenormously.Thisdigitalfrequencymeterhasthefrequencymeasurement,thecyclicalsurvey,thepulsewidthsurveyandthedutyfactorsurveyandsoonmanykindsoffunctions.Thesimulationandtheanalysisresultindicatedthatthisdigitalfrequencymeterperformanceisoutstanding,thesoftwaredesignlanguageisflexible,thehardwareissimple,thespeedisquick.

KeywordsFPGAEqualPrecisionMeasurementFrequencymeterVHDL

第一章概述

在信息技术高速发展的今天,电子系统数字化已成为有目共睹的趋势。

从传统的应用中小规模芯片构成电路系统到广泛地应用单片机,直至今天FPGA/CPLD在系统设计中的应用,电子设计技术已迈入了一个全新的阶段。

FPGA/CPLD不仅具有容量大、逻辑功能强的特点,而且兼有高速、高可靠性。

同时使得硬件的设计可以如软件设计一样方便快捷,使电子设计的技术操作和系统构成在整体上发生了质的飞跃。

随着FPGA/CPLD器件的日益成熟和应用,在通信、国防、工业自动化、仪器仪表等领域的数字电子系统设计工作中,它们正在成为电子设计的主要角色。

基于强大的EDA技术的支持,以VHDL为主要设计手段,充分开发利用CPLD芯片丰富而灵活的逻辑资源,成为当前数字系统设计的主要发展方向。

1.1多功能计数器现状

多功能计数器是一种用十进制数字显示被测信号频率、周期、占空比的数字测量仪器，是在数字电路中的一个典型应用；实际的硬件设计的多功能计数器用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。

随着复杂可编程逻辑器件（CPLD）的广泛应用，以EDA工具作为开发手段，运用VHDL语言，将使整个系统大大简化，提高整体的性能和可靠性。

它是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。

当今VLSI的发展日新月异，FPGA的容量和速度成倍地增长，而价格却逐年下降，这将使得基于FPGA设计的多功能计数器优势更加明显。

采用VHDL编程设计实现的多功能计数器，除被测信号的整形部分、键输入部分和数码显示部分以外，其余全部在一片FPGA芯片上实现，具有体积小、可靠性高、功耗低的特点；整个系统非常精简，且具有灵活的现场可更改性。

通过改装，可以测量脉冲宽度，做成数字脉宽测量仪；可以测量电容做成数字电容测量仪；在电路中增加传感器，还可以做成数字脉搏仪、计价器等。

因此多功能计数器在测量物理量方面及航天、电子、测控、仪器仪表、通信等领域应用广泛。

近年来，高精度频率测量仪器广泛应用在晶体或晶体振荡器等需求量大和要求高精度的行业、越来越多的电子产品要求具备高性能和低功耗的特点，通常一块印刷电路板会布置多个晶体或晶体振荡器、一般精度的频率测量仪不能满足对其测量要求，而满足测量要求的仪器又都是作为频率计量基准，应用于国家科研院所。

这此仪器设计复杂、体积庞大、价格昂贵，很难在短期内推广。

因此，设计一款测量精度高、成木较低的频率测量仪显得十分必要。

这里介绍的计数器设计精良，操作简便，精确度高，测量范围广,LCD荧幕全功能显示，兼具备测频、测周期功能，且成本较低.并具有良好的市场前景及经济效益。

1.2频率测量方法简介

根据测频工作原理可将频率测量方法分成以下几类:

1）是利用电路的某种频率响应特性来测量频率，谐振测频法和电桥测频法是这类测量方法的典型代表:

前者常用于低频段的测量，后者主要用于高频或微波频段的测量。

谐振法的优点是体积小、重要轻、不要求电源等，目前仍获得广泛应用。

2）是利用标准频率与被测频率进行比较来测量频率，采用比较法测量频率，其准确度取决于标准频率的准确度。

拍频法、示波器法以及差频法等均属此类方法。

拍频法和示波器法主要用于低频段的测量，差频法则用于高频段的频率测量，它的显著优点是测试灵敏度高[1]。

以上两种方法适合于模拟电路中实现，但是模拟电路没有数字电路稳定，因此数字电路出现后，马上就出现了数字频率计。

目前广泛使用的计数测频法则适合于数字电路实现。

该方法是根据频率的定义，记下单位时间内周期信号的重复次数，因此又称为电子计数器测频法。

常用数字频率测量方法有M法，T法和法。

M法是在给定的闸门时间内，测量被测信号的脉冲个数再进行换算得出被测信号的频率，其测量精度取决于闸门时间的准确度和被测信号频率。

当被测信号频率较低时将产生较大误差，除非闸门时间取得很大。

T法是通过测量被测信号的周期，然后换算得出被测信号的频率。

其测量精度取决于被测信号的周期和计时精度，测信号频率较高时，对计时精度的要求就很高。

法具有以上2种方法的优点，它通过测量被测信号数个周期的时间，然后换算得出被测信号的频率，可兼顾低频与高频信号，提高了测量精度。

但是，M法，T法和法都存在计数误差问题。

M法在规定闸门时间内存在个被测信号的脉冲计数误差，T法或法也存在个字的计时误差。

这个问题成为限制测量精度提高的一个重要原因。

本设计在研究总结上述方法的基础上，得出了一种新的频率测量方法，该方法利用等精度测频方法消除限制测量精度提高的个数字误差问题，从而使频率测量的精度和性能大为改善。

然而一种新的方法的实际应用比提出来更难，要考虑各种可能的问题，首先就是由于采用的新的设计方法使得电路的复杂程度成倍增加，因此如果还采用传统数字电路来实现则将使PCB板面积变得异常庞大与复杂。

信号走线长，导致系统误差增大，难以提高系统的工作频率，此外，PCB板的集成度不高还将导致高频信号容易受到外界的干扰，反而可能降低测频精度。

由于可编程逻辑器件能很好地克服了以上缺点，大大提高系统时钟，因此本设计将介绍由现场可编程门阵列（FPGA）来实现等精度频率计。

第二章软件开发平台VHDL简介

2.1VHDL的发展

VHDL诞生于1982年。

在1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言。

自IEEE公布了VHDL的标准版本，IEEE-1076（简称87版）之后，各EDA公司相继推出了自己的VHDL设计环境，或宣布自己的设计工具可以和VHDL接口。

此后VHDL在电子设计领域得到了广泛的接受，并逐步取代了原有的非标准的硬件描述语言。

而VerilogHDL是由GDA（GatewayDesignAutomation）公司的PhilMoorby在1983年末首创的，最初只设计了一个仿真与验证工具，之后又陆续开发了相关的故障模拟与时序分析工具。

1985年Moorby推出它的第三个商用仿真器VerilogXL,获得了巨大的成功，从而使得VerilogHDL迅速得到推广应用。

1989年CADENCE公司收购了GDA公司，使得VerilogHDL成为了该公司的独家专利。

1990年CADENCE公司公开发表了VerilogHDL,并成立LVI组织以促进VerilogHDL成为IEEE标准，即IEEEStandard1364-1995。

2.2VHDL的特点

VHDL语言主要用于描述数字系统的结构、行为、功能和接口，与其他硬件描述语言相比，VHDL语言有如下优越之处[2]：

1）VHDL语言支持自上而下（TopDown）和基于库（LibraryBase）的设计方法，还支持同步电路、异步电路、FPGA以及其他随机电路的设计；

2）VHDL语言具有多层次描述系统硬件功能的能力，可以从系统的数学模型直到门级电路，其高层次的行为描述可以与低层次的RTL描述和结构描述混合使用，还可以自定义数据类型，给编程人员带来较大的自由和方便；

3）VHDL对设计的描述具有相对独立性，设计者可以不懂硬件的结构，也不必关心最终设计实现的目标器件是什么；

4）VHDL具有电路仿真与验证功能，可以保证设计的正确性，用户甚至不必编写如何测试相量便可以进行源代码级的调试，而且设计者可以非常方便地比较各种方案之间的可行性及其优劣，不需做任何实际的电路实验；

5）VHDL语言可以与工艺无关编程；

6）VHDL语言标准、规范，易于共享和复用。

2.3VHDL语言结构

图2.1VHDL程序结构框图[3]

图2.1中是VHDL的全部结构，但实际上并不需要全部的结构，就像在许多设计项目中，大部分工程师只用到VHDL其中的30%的语法；通常图2.2的结构才是基本和必需的。

图2.2VHDL程