Makefile使用总结Word格式文档下载.docx
《Makefile使用总结Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《Makefile使用总结Word格式文档下载.docx（47页珍藏版）》请在冰豆网上搜索。
prerequisites就是，要生成那个target所需要的文件或是目标。
command也就是make需要执行的命令。
（任意的shell命令）
这是一个文件的依赖关系，也就是说，target这一个或多个的目标文件依赖于prerequisites中的文件，其生成规则定义在command中。
prerequisites中如果有一个以上的文件比target文件要新的话，command所定义的命令就会被执行。
这就是makefile的规则。
也就是makefile中最核心的内容。
2.2makefile示例
正如前面所说的，如果一个工程有3个头文件，和8个c文件，我们为了完成前面所述的那三个规则，我们的makefile应该是下面这个样子的。
edit
main.okbd.ocommand.odisplay.o\
insert.osearch.ofiles.outils.o
/*注释:
如果后面这些.o文件比edit可执行文件新,那么才会去执行下面这句命令*/
cc-oeditmain.okbd.ocommand.odisplay.o\
insert.osearch.ofiles.outils.o
main.o
main.cdefs.h
cc-cmain.c
kbd.o
kbd.cdefs.hcommand.h
cc-ckbd.c
command.o
command.cdefs.hcommand.h
cc-ccommand.c
display.o
display.cdefs.hbuffer.h
cc-cdisplay.c
insert.o
insert.cdefs.hbuffer.h
cc-cinsert.c
search.o
search.cdefs.hbuffer.h
cc-csearch.c
files.o
files.cdefs.hbuffer.hcommand.h
cc-cfiles.c
utils.o
utils.cdefs.h
cc-cutils.c
clean
rmeditmain.okbd.ocommand.odisplay.o\
反斜杠（\）是换行符的意思。
这样比较便于makefile的易读。
我们可以把这个内容保存在名字为“makefile”或“Makefile”的文件中，然后在该目录下直接输入命令“make”就可以生成执行文件edit。
如果要删除执行文件和所有的中间目标文件，那么，只要简单地执行一下“makeclean”就可以了。
在这个makefile中，目标文件（target）包含：
执行文件edit和中间目标文件（*.o），依赖文件（prerequisites）就是冒号后面的那些.c文件和.h文件。
每一个.o文件都有一组依赖文件，而这些.o文件又是执行文件edit的依赖文件。
依赖关系的实质上就是说明了目标文件是由哪些文件生成的，换言之，目标文件是哪些文件更新的。
在定义好依赖关系后，后续的那一行定义了如何生成目标文件的操作系统命令，一定要以一个tab键作为开头。
make会比较targets文件和prerequisites文件的修改日期，如果prerequisites文件的日期要比targets文件的日期要新，或者target不存在的话，那么，make就会执行后续定义的命令。
这里要说明一点的是，clean不是一个文件，它只不过是一个动作名字，有点像c语言中的lable一样，其冒号后什么也没有，那么，make就不会自动去找它的依赖性，也就不会自动执行其后所定义的命令。
要执行其后的命令（不仅用于clean，其他lable同样适用），就要在make命令后明显得指出这个lable的名字。
这样的方法非常有用，我们可以在一个makefile中定义不同的编译或是和编译无关的命令，比如程序的打包，程序的备份，等等。
2.3make工作方式
在默认的方式下，也就是我们只输入make命令。
那么：
1.make会在当前目录下找名字叫“Makefile”或“makefile”的文件。
2.如果找到，它会找文件中的第一个目标文件（target），在上面的例子中，他会找到“edit”这个文件，并把这个文件作为最终的目标文件。
3.如果edit文件不存在，或是edit所依赖的后面的.o文件的文件修改时间要比edit这个文件新，那么，他就会执行后面所定义的命令来生成edit这个文件。
4.如果edit所依赖的.o文件也不存在，那么make会在当前文件中找目标为.o文件的依赖性，如果找到则再根据那一个规则生成.o文件。
（这有点像一个堆栈的过程）
当然，你的C文件和H文件是存在的，于是make会生成.o文件，然后再用.o文件生成make的终极任务，也就是执行文件edit了。
这就是整个make的依赖性，make会一层又一层地去找文件的依赖关系，直到最终编译出第一个目标文件。
在找寻的过程中，如果出现错误，比如最后被依赖的文件找不到，那么make就会直接退出，并报错，而对于所定义的命令的错误，或是编译不成功，make并不理会。
通过上述分析，我们知道，像clean这种，没有被第一个目标文件直接或间接关联，那么它后面所定义的命令将不会被自动执行，不过，我们可以显式要make执行。
即命令——“makeclean”，以此来清除所有的目标文件，以便重编译。
于是在我们编程中，如果这个工程已被编译过了，当我们修改了其中一个源文件，比如file.c，那么根据我们的依赖性，我们的目标file.o会被重编译（也就是在这个依性关系后面所定义的命令），于是file.o的文件也是最新的了，于是file.o的文件修改时间要比edit要新，所以edit也会被重新链接了（详见edit目标文件后定义的命令）。
而如果我们改变了“command.h”，那么，kdb.o、command.o和files.o都会被重编译，并且，edit会被重链接。
GNU的make工作时的执行步骤如下：
（想来其它的make也是类似）
1.读入所有的Makefile。
2.读入被include的其它Makefile。
3.初始化文件中的变量。
4.推导隐晦规则，并分析所有规则。
5.为所有的目标文件创建依赖关系链。
6.根据依赖关系，决定哪些目标要重新生成。
7.执行生成命令。
1-5步为第一个阶段，6-7为第二个阶段。
第一个阶段中，如果定义的变量被使用了，那么，make会把其展开在使用的位置。
但make并不会完全马上展开，make使用的是拖延战术，如果变量出现在依赖关系的规则中，那么仅当这条依赖被决定要使用了，变量才会在其内部展开。
2.4make中使用变量
在上面的例子中，先让我们看看edit的规则：
我们可以看到[.o]文件的字符串被重复了两次，如果我们的工程需要加入一个新的[.o]文件，那么我们需要在两个地方加（应该是三个地方，还有一个地方在clean中）。
当然，我们的makefile并不复杂，所以在两个地方加也不累，但如果makefile变得复杂，那么我们就有可能会忘掉一个需要加入的地方，而导致编译失败。
所以，为了makefile的易维护，在makefile中我们可以使用变量。
makefile的变量也就是一个字符串，理解成C语言中的宏可能会更好。
比如，我们声明任意一变量名，叫objects,OBJECTS,objs,OBJS,obj,或OBJ，只要能够表示obj文件即可。
我们在makefile起始处按如下定义此变量：
objects=main.okbd.ocommand.odisplay.o\
于是，我们就可以很方便地在我们的makefile中以“$（objects）”的方式来使用这个变量了，于是我们的改良版makefile变为如下：
$（objects）
cc-oedit$（objects）
如果有新的.o文件加入，我们只需简单地修改变量objects即可。
更多关于变量的话题，会在后续详细介绍。
2.5make自动推导
GNU的make很强大，它可以自动推导文件以及文件依赖关系后面的命令，于是我们就没必要去在每一个[.o]文件后都写上类似的命令，因为，我们的make会自动识别，并自己推导命令。
只要make看到一个[.o]文件，它就会自动的把[.c]文件加在依赖关系中，如果make找到一个whatever.o，那么whatever.c就会是whatever.o的依赖文件。
并且cc-cwhatever.c也会被推导出来，于是，我们的makefile再也不用写得这么复杂。
2.2中makefile可写成：
cc=gcc
defs.h
defs.hcommand.h
defs.hbuffer.h
defs.hbuffer.hcommand.h
.PHONY
clean
rmedit$（objects）
这种方法，也就是make的“隐晦规则”。
上面文件内容中，“.PHONY”表示，clean是个伪目标文件。
关于更为详细的“隐晦规则”和“伪目标文件”，会在后续一一道来。
2.6清空目标文件的规则
每个Makefile中都应该写一个清空目标文件（.o和执行文件）的规则，这不仅便于重编译，也很利于保持文件的清洁。
一般的风格都是：
clean:
更为稳健的做法是：
-rmedit$（objects）
前面说过，.PHONY意思表示clean是一个“伪目标”。
而在rm命令前面加了一个小减号的意思就是，也许某些文件出现问题，但不要管，继续做后面的事。
当然，clean的规则不要放在文件的开头，不然，这就会变成make的默认目标，相信谁也不愿意这样。
不成文的规矩是——“clean从来都是放在文件的最后”。
2.7Makefile里有什么
Makefile里主要包含了五个东西：
显式规则、隐晦规则、变量定义、文件指示和注释。
1.显式规则。
显式规则说明了，如何生成一个或多个目标文件。
这是由Makefile的书写者明显指出，要生成的文件，文件的依赖文件，生成的命令。
2.隐晦规则。
由于我们的make有自动推导的功能，所以隐晦的规则可以让我们比较简略地书写Makefile，这是由make所支持的。
3.变量的定义。
在Makefile中我们要定义一系列的变量，变量一般都是字符串，这个有点像你C语言中的宏，当Makefile被执行时，其中的变量都会被扩展到相应的引用位置上。
4.文件指示。
其包括了三个部分，一个是在一个Makefile中引用另一个Makefile，就像C语言中的include一样；
另一个是指根据某些情况指定Makefile中的有效部分，就像C语言中的预编译#if一样；
还有就是定义一个多行的命令。
有关这一部分的内容，我会在后续的部分中讲述。
5.注释。
Makefile中只有行注释，和UNIX的Shell脚本一样，其注释是用“#”字符，这个就像C/C++中的“//”一样。
如果你要在你的Makefile中使用“#”字符，可以用反斜杠进行转义，如：
“\#”。
最后，还值得一提的是，在Makefile中的命令，必须要以[Tab]键开始。
2.8Makefile文件名
默认的情况下，make命令会在当前目录下按顺序找寻文件名为“GNUmakefile”、“makefile”、“Makefile”的文件。
在这三个文件名中，最好使用“Makefile”这个文件名，因为，这个文件名第一个字符为大写，这样有一种显目的感觉。
最好不要用“GNUmakefile”，这个文件是GNU的make识别的。
有另外一些make只对全小写的“makefile”文件名敏感，但是基本上来说，大多数的make都支持“makefile”和“Makefile”这两种默认文件名。
当然，你可以使用别的文件名来书写Makefile，比如：
“Make.Linux”，“Make.Solaris”，“Make.AIX”等，如果要指定特定的Makefile，你可以使用make的“-f”和“--file”参数，如：
make-fMake.Linux或make--fileMake.AIX。
2.9引用其它的Makefile
在Makefile使用include关键字可以把别的Makefile包含进来，这很像C语言的#include，被包含的文件会原模原样的放在当前文件的包含位置。
include的语法是：
include<
filename>
;
filename可以是当前操作系统Shell的文件模式。
（可以包含路径和通配符）
在include前面可以有一些空字符，但是绝不能是[Tab]键开始。
include和<
可以用一个或多个空格隔开。
举个例子，你有这样几个Makefile：
a.mk、b.mk、c.mk，还有一个文件叫foo.make，以及一个变量$（bar），其包含了e.mk和f.mk，那么，下面的语句：
includefoo.make*.mk$（bar）
等价于：
includefoo.makea.mkb.mkc.mke.mkf.mk
make命令开始时，会找寻include所指出的其它Makefile，并把其内容安置在当前的位置。
就好像C/C++的#include指令一样。
如果文件都没有指定绝对路径或是相对路径的话，make会在当前目录下首先寻找，如果当前目录下没有找到，那么，make还会在下面的几个目录下找：
1.如果make执行时，有“-I”或“--include-dir”参数，那么make就会在这个参数所指定的目录下去寻找。
2.如果目录<
prefix>
/include（一般是：
/usr/local/bin或/usr/include）存在的话，make也会去找。
如果有文件没有找到的话，make会生成一条警告信息，但不会马上出现致命错误。
它会继续载入其它的文件，一旦完成makefile的读取，make会再重试这些没有找到，或是不能读取的文件，如果还是不行，make才会出现一条致命信息。
如果你想让make不理那些无法读取的文件，而继续执行，你可以在include前加一个减号“-”。
如：
-include<
其表示，无论include过程中出现什么错误，都不要报错继续执行。
和其它版本make兼容的相关命令是sinclude，其作用和这一个是一样的。
2.10环境变量MAKEFILES
如果你的当前环境中定义了环境变量MAKEFILES，那么，make会把这个变量中的值做一个类似于include的动作。
这个变量中的值是其它的Makefile，用空格分隔。
只是，它和include不同的是，从这个环境变量中引入的Makefile的“目标”不会起作用，如果环境变量中定义的文件发现错误，make也会不理。
但是在这里我还是建议不要使用这个环境变量，因为只要这个变量被定义，那么当你使用make时，所有的Makefile都会受到它的影响，这绝不是你想看到的。
在这里提这个事，只是为了告诉大家，也许有时候你的Makefile出现了怪事，那么你可以看看当前环境中有没有定义这个变量。
3makefile书写规则
规则包含两个部分，一个是依赖关系，一个是生成目标的方法。
在Makefile中，规则的顺序是很重要的，因为，Makefile中只应该有一个最终目标，其它的目标都是被这个目标所连带出来的，所以一定要让make知道你的最终目标是什么。
一般来说，定义在Makefile中的目标可能会有很多，但是第一条规则中的目标将被确立为最终的目标。
如果第一条规则中的目标有很多个，那么，第一个目标会成为最终的目标。
make所完成的也就是这个目标。
3.1规则语法
targets
prerequisites
或是这样：
prerequisites
targets是文件名，以空格分开，可以使用通配符。
一般来说，我们的目标基本上是一个文件，但也有可能是多个文件。
command是命令行，如果其不与“targets:
prerequisites”在一行，那么，必须以[Tab键]开头，如果和prerequisites在一行，那么可以用分号做为分隔。
（见上）
prerequisites也就是目标所依赖的文件（或依赖目标）。
如果其中的某个文件要比目标文件要新，那么，目标就被认为是“过时的”，被认为是需要重新生成的。
如果命令太长，你可以使用反斜框（‘\’）作为换行符。
make对一行上有多少个字符没有限制。
规则告诉make两件事，文件的依赖关系和如何生成目标文件。
3.2规则中使用通配符
如果我们想定义一系列比较类似的文件，我们很自然地就想起使用通配符。
make支持三个通配符：
“*”，“?
”和“~”。
波浪号（“~”）字符在文件名中也有比较特殊的用途。
如果是“~/test”，这就表示当前用户的$HOME目录下的test目录。
而“~hchen/test”则表示用户hchen的宿主目录下的test目录。
（这些都是Unix下的小知识了，make也支持）而在Windows或是MS-DOS下，用户没有宿主目录，那么波浪号所指的目录则根据环境变量“HOME”而定。
通配符代替了一系列的文件，如“*.c”表示所有后缀为c的文件。
一个需要我们注意的是，如果我们的文件名中有通配符，如：
“*”，那么可以用转义字符“\”，如“\*”来表示真实的“*”字符，而不是任意长度的字符串。
先来看几个例子：
rm-f*.o
其实在这个clean:
后面可以加上你想做的一些事情，如果你想看到在编译完后执行cat看看main.c的源代码，你可以在加上cat这个命令，例子如下：
catmain.c
以上是操作系统Shell所支持的通配符。
print:
*.c
lpr-p$?
touchprint
上面这个例子说明了通配符也可以在我们的规则中，目标print依赖于所有的[.c]文件。
其中的“$?
”是一个自动化变量，会在后面讲述。
objects=*.o
上面这个例子，表示了通配符同样可以用在变量中。
并不是说[*.o]会展开，确切的，objects的值就是“*.o”。
Makefile中的变量其实就是C/C++中的宏。
如果你要让通配符在变量中展开，也就是让objects的值是所有[.o]的文件名的集合，那么，你可以这样：
objects
=$（wildcard*.o）
另给出一个变量使用通配符的例子：
a.列出一确定文件夹中的所有“.c”文件
=$（wildcard*.c）
b.列出（a）中所有文件对应的"
.o"
文件，在（c）中我们可以看到它是由make自动编译出的。
$（patsubst
%.c,%.o,$（wildcard*.c））
c.由（a）（b）两步，可写出编译并链接所有“.c"
和”.o"
文件
=$（patsubst
foo
cc-ofoo$（objects）
3.3文件搜寻
在一些大的工程中，有大量的源文件，我们通常的做法是把
升级会员 