数字式信号发生器设计Word下载.docx
《数字式信号发生器设计Word下载.docx》由会员分享，可在线阅读，更多相关《数字式信号发生器设计Word下载.docx（30页珍藏版）》请在冰豆网上搜索。
依如实现的方式能够分为：
直接法、锁相法、直接数字法和混频法四种。
信号发生器按其输出频率的高低，可分为：
超低频信号发生器、低频信号发生器、高频信号发生器、超高频信号发生器、视频信号发生器；
按产生波形的不同，可分为：
正弦波信号发生器、脉冲信号发生器、函数信号发生器等；
按调制方式的不同，可分为：
调频、调幅、调相、脉冲调制信号发生器。
另外，还有能够产生多种波形的信号发生器。
低频信号发生器
（1）大体功能：
低频信号发生器能产生频率范围在20～200kHz（也有频率更宽的1Hz～1MHz的低频信号发生器）之内、输出必然电压和功率的正弦波信号。
（2）性能要求：
低频信号发生器是用来产生标准低频正弦波信号的仪器。
因此，它应该知足以下的要求：
①出波形应尽可能地接近正弦波，非线性失真不该超过1%～2%；
②在信号发生器产生的整个频率范围内，输出信号的幅度应不随频率而转变；
③信号频率能在必然范围内持续调剂，而且输出频率要有较高的稳固性和准确度；
④输出信号电压应能持续调剂，且能准确地读出输出电压数值。
高频信号发生器
高频信号发生器能够输出正弦波电压或功率和调幅波电压或功率。
信号的频率范围一样在几百千赫以上。
目前，高频信号发生器一样分为一般高频信号发生器和超高频信号发生器两大类。
一般高频信号发生器频率范围约为100KHz～50MHz,超高频信号发生器频率范围约为10～350MHz。
①高频信号发生器仪器本身应采取周密的屏蔽方法，以保证仪器内部信号不对外泄漏，同时保证外部信号对内部不产生干扰；
②信号的输出频率要有较高的稳固度，并有精准的频率微调装置；
③信号输出的幅度转变随信号频率转变要小。
DDS技术简介
直接数字频率合成（DDS）是指从相位量化概念动身直接合成所需波形。
1971年，美国学者提出这一概念，最近几年来随着数字集成电路和微电子技术的快速进展，直接数字合成技术取得了飞速的进展。
同时，它将先进的数字信号处置（DSP）理论和方式引入到频率合成领域中，从而有效解决许多模拟合成技术无法解决的问题。
DDS技术是一种全数字频率合成技术。
它完全没有振荡元件和锁相环，而是用连续串数据流通过数模转换器产生出一个预先设定的模拟信号。
它将先进的数字信号处置理论与方式引入信号合成领域，实现了合成信号的频率转换速度与频率准确度之间的统一。
由于它具有相位变换持续、频率转换速度快、频率分辨率极高、相位噪声低、频率稳固度高（取决于所用的参考晶振的稳固度）、集成度高、易于操纵等多种优势。
下面分析DDS的原理。
正弦波信号能够用如此的函数来表示：
y=sin（ωt），这是一个非线性函数。
要直接合成一个正弦波信号,第一应将函数y＝sin（x）进行数字量化，然后以x为地址，以y为量化数据，依次存入波形存储器。
DDS利用了相位累加技术来操纵波形存储器的地址，在每一个基准时钟周期中，都把一个相位增量加到相位累加器的当前结果上。
相位累加器的输出即为波形存储器的地址，通过改变相位增量即能够改变DDS的输出频率值，因此基准时钟频率的稳固度也确实是输出频率的稳固度。
依照相位累加器输出的地址，由波形存储器掏出波形量化数据，通过数模转换器转换成模拟电流，再通过运算放大器转换成模拟电压。
由于波形数据是中断的取样数据，因此DDS发生器输出的是一个阶梯正弦波形，必需经太低通滤波器将波形中所含的高次谐波滤除掉,输出即为持续的正弦波。
信号本身是非线性的，而其相位是线形的。
2整体设计方案
功能要求
本设计的数字式信号发生器的功能要求为：
（1）能输出4种大体的信号：
正弦波，锯齿波，三角波，方波；
（2）输出的信号频率最低值是，最高值是100KHz；
（3）要求将操作者输入的信号频率和信号类型显示出来；
设计方案的提出与论证
方案的提出
方案一：
本方案采纳凌阳公司的SPCE061A和Altera公司的EPF10K10QC208-4组成波形发生器。
第一，对所输出的四种信号进行采样而且进行采样计算（采样的数据在附表中），选择信号采样点为30，将其处置以后，存储到EEPROM中。
通过4*4输入信号类型及信号频率（范围是：
~100KHz，许诺输入小数），然后单片机对键盘输入的数值进行处置，处置以后的数值用于操纵CPLD组成的计数器，由CPLD输出的7条地址线其中的5条连番驱动数据存储区采样点的输出（一共4个数据存储区，每一个数据区有30个采样点）；
另外两条线那么用于选择数据区。
EEPROM中读出的数据（8位输出数据）经由D/A转换器,转换成模拟信号。
再通过滑腻滤波器滤波，最终取得所需的波形。
另外，凌阳单片机的编程环境支持C语言编程。
关于小数的加减乘除等运算处置很方便，同时，它还支持16位的运算，这也方便了数据处置。
外围电路的设计包括三大部份：
（一）键盘操纵电路的设计，那个地址采纳4*4键盘，由IOA的低八位进行操纵，把键盘上的行和列别离接在IOA4~IOA7和IOA0~IOA3上，采纳中断二来中断所显示波形，以便进入下一波形的编辑和输出，在波形输出的同时利用外部中断一来实现同步的频率调剂。
（二）显示电路的设计，那个地址为了在波形输出仍然有显示，由于单片机的局限性那个地址采纳通常的动态LED显示行不通，因为波形输出时要求CPU不断地为其效劳而没有空闲来为LED进行不断更新，解决方案是采纳带数据缓存器和驱动的LCD来提供显示，如此只占用八个I/O口即可完成设计要求,也可舍弃适时显示功能采纳LED显示，那个地址将提供两种显示方案。
（三）电压转换和滤波电路的设计，滤波采纳低通滤波器，滤除DAC转换进程中形成的高频小锯齿波。
另外由于DAC0832输出为电流输出，为知足达到5V的电压输出，外接运算放大器进行双极性输出。
本方案的特点是全面采纳数字电路方案，因此工作稳固靠得住。
利用单片机操纵治理，作为人机交互界面，使频率设置和占空比调整等操作可用键盘输入，十分方便。
方案二：
本方案采纳功能很强的大规模数字频率合成器MC145151和多波形宽频率范围信号发生器MAX038等新器件产生波形和频率，操纵与治理电路部份利用SPCE061A单片机和键盘显示电路。
MAX038是一个周密高频波形产生器。
它能产生频率高达20MHz的正弦波、三角波、方波等脉冲信号，其压控振荡器的频率分粗调和细调两层操纵。
在本电路中，用于粗调的操纵电压（电流）由一个12位的DAC产生，使输出频率近似等于N倍基准频率。
而细调电压那么由数字锁相电路MC145151和环路滤波器MAX427产生，由锁相反馈环将频率fo=Nfr锁定。
那个方案的优势是频率合成器工作更靠得住，锁定更迅速。
另外MAX038还包括占空比调整电路、波形同步电路、相位检测电路、波形切换开关和电压基准源等电路，所需外部元件少，利用很方便。
操纵和治理电路由SPCE061A单片机及外围电路组成。
其要紧用于对键盘输入的波形和频率选择等数据进行译码，计算出相应的操纵参数，操纵频率合成器输出正确的信号，并将其频率和波形参数用LED显示出来。
关于小型通用信号产生器而言，这是一个比较理想的设计方案。
方案的论证：
第一种方案设计外围电路简单，能够知足毕业设计的要求，那个地址考虑到尽可能地应用大学里所学的知识，于是我采纳了第一种方案。
第二种方案的设计比较完善，由于用到专门的波形发生芯片，产生的波形比较完美，但外围电路复杂，适合于作波形发生器的产品设计方案。
1.系统硬件电路设计
该系统的结构框图如下图：
图整体框图
该系统要紧包括三部份：
单片机系统，波形产生电路，波形输出电路。
（一）单片机系统要紧负责将输入的数据进行处置，然后将处置后的数值传送给高频计数器。
（二）波形产生电路包括两部份：
高频计数器及波形存储器，高频计数器负责接收由单片机传送来的计数值，然后将CPLD的时钟进行分频，将分频后产生的时钟信号送入一个30进制的计数器，30进制计数器的五条地址线那么周期地读出存储在波形存储器中的波形信号的采样点的值（二进制数）。
（三）波形输出电路包括D/A转换，滤波器，该部份是将波形存储器中读出的二进制数值转化成模拟量，由于包括有高频谐波，因此必需将输出的信号通太低通滤波器的滤波。
操纵电路的设计
该部份设计单片机系统，包括：
单片机的选择，显示电路和键盘等电路设计。
单片机的选择
单片机是实现各类操纵策略和算法的载体。
由台湾凌阳公司生产的SPCE系列单片机，因其功耗低，超小型，低本钱，功能完整，超级适用于便携式仪表和当场式显示操纵仪表。
在本设计中，数字式信号发生器以单片机和CPLD芯片为核心芯片，通过软件和硬件电路，产生数字式的正弦波、方波、斜波等幅值可调的信号。
信号频率，可通过键盘输入，可最多显示六位数（并支持显示小数）。
与现有各类型波形发生器比较而言，产生的数字信号干扰小，输出稳固，靠得住性高，专门是操作简单方便，人机界面友好，本钱低，超级适合于物理实验室教学与实验利用。
凌阳16位单片机的μ’nsp内核如图所示
图SPCE061A的结构
由性能比较可知，μ’nsp的内核比MCS-518位机的MCU集成度更高，利用加倍灵活方便，缩短了开发周期和本钱；
采纳RISC的SPCE061A比8位的MCS－51系列执行效率高，速度更快、较宽的工作电压、低功耗、抗干扰的设计，使061A在电池供电的应用领域更具特色。
除上述之外，SPCE061A的开发环境ICE184方便易用，支持C语言编程，这无疑也减轻了编程的难度，同时也为数据的处置提供了方便。
显示电路的设计
在显示电路的设计方面提供两种方案，通过比较两种方案来确信最终的方案。
第一种方案采纳四个LCD进行动态显示，连番显示波形和频率，直接用SPCE061A驱动液晶显示器，要占用较多的I/O口，那个地址采纳ICM7211M来驱动，如此不仅节省I/O口而且减化了编程。
用数字代表各类波形，显示波形的粗调频率。
用IOA9—IOA10口作为位选操纵，IOA8口作为ICM7211M的片选信号，IOA11—IOA14作为数据线。
数据线和位选线直接接凌阳SPCE061A单片机的I/O口即可，
第二种方案采纳六个共阴极数码管LED进行动态显示波形和频率，直接用SPCE061A直接驱动LED，经由键盘扫描程序，第一页提供频率显示，提供波形显示。
用IOB8—IOB13口作为位选操纵，IOA8—IOA14口传输要显示的数据，数据线和位选线直接接凌阳SPCE061A单片机的I/O口即可，因为I/O口输出电流很小可不能对LED造成损坏，它的电压值却足以驱动LED，这不像别的单片机还要外接驱动电路和电阻，采纳凌阳SPCE061A单片机大大减化了设计进程和硬件电路。
硬件电路如下图。
图LED显示电路
在实际电路中，LED应当接一个限流电阻，以爱惜LED显示器，计算公式如下：
R=（Vcc-Vd）/Id，Vd和Id别离是LED显示器的压降和工作电流。
LED显示器中每一个发光二极管要通过5mA—20mA电流才能达到正常亮度，SPCE061A的输入电流可达到12mA，输出可达5mA，事实上不用驱动电路即可达到正常亮度，为了提高该LED显示系统靠得住性，可采纳晶体管组成驱动电路。
整个显示进程中采纳动态显示，即六位显示器逐连续番显示，每位持续20ms之内循环一遍，所谓的动态扫描实际是动态地扫描6个LED的共阴极，在段码输出的同时输出位码，那么数据就会呈现出动态显示。
也能够适当进行更改，但刷新速度不要小于每秒三十次。
如此，由于视觉暂留现象，因此看到的即是6只显示器同时在显示。
键盘电路的设计
在仪器仪表的人机输入接口中，常见的按键形式是键盘，键盘用于实时、便利地向系统输入参数，通常将一组别离代表数字和有关命令的按键组成的集合称为键盘。
在单片机中所需按键较少，多采纳独立式键盘。
此种键盘结构简单，每只按键接单片机的一条I/O线，通过查询即可示别出每只按键的状态来。
软件上，键盘一样采纳按时查询或中断的工作方式。
下面别离比较集中经常使用的键盘设计方式：
矩阵式键盘。
既然键盘是按键组成的集合，键盘就能够够采纳多按键的形式。
例如，用两个8位输入端口与16个按键接口即可组成由数字键0~9和6个功能键组成的键盘。
以这种方式组成的键盘称作“一线一键”式键盘其优势是按键判定简单，软件处置直观快捷。
其缺点是当需要的按键较多时硬件开销较大，接线多，一样当按键个数多于8个时，就不采纳这种方式。
另外，在与显示器一路组成电路和应用专用键盘芯片时，也不采纳这种结构。
矩阵式键盘又称行列式键盘，在结构上由m行n列的线组成矩阵，在每一个行、列线的空间交叉点上可跨接一个按钮，那么组成m*n个按键的键盘。
关于“一线一键”的结构，占用两个8位端口只能接16个键，而矩阵式结构那么可接64个键，因此矩阵式键盘结构是通用的键盘结构。
但是矩阵式键盘的问题也很明显，即哪个键被按下的判定较复杂，软件开销就大。
因此，按键判定是矩阵式键盘的中心问题，通常可采纳逐行扫描法和口线反转法进行按键的判定。
在本设计中，用到的是逐行扫描法。
在本系统中，需要按键16个，在那个地址采纳矩阵式排列键盘，如图3所示，如此能够合理应用硬件资源，把16只按键排列成4*4矩阵形式，用一个8位I/O口操纵,如下图。
把键盘上的行和列别离接在IOA0~IOA3和IOA4~IOA7
图键盘示用意
先置IOA0~IOA3为带数据缓存器的低电平输出，置IOA4~IOA7为带下拉电阻的输管脚，现在假设有键按下，取IOA4~IOA7的数据将取得一个值，把此值保留下来，然后比较度入的高四位（IOA4~IOA7）是不是全都是高电平,假设是的话,说明没有按键按下就直接退出键盘扫描程序；
假设读出的高四位不满是高电平的话，说明有按键被按下，然后延迟去抖动，再进行读键值，读出的键值不是当即就存入数据区，而是存入一个数据缓存单元，然后再进行判定按键是不是释放，假设判定出按键已被释放，那么就将数据缓存单元中的数据存入专有数据区。
在本设计中，共利用到了16个按键（正好是4*4），对键盘的键进行分类：
1到10是数字键，表示数字0~9；
第11键是小数点位，告知程序，操作者输入了小数；
第12位是ENTER键，告知程序，操作者输入确认了所输入的值，经单片机处置后的数据送给了CPLD，操纵输出的信号类型和输出信号频率，假设是操作者不键入此键，那么程序就会一直输出上一次键入的信号类型和信号频率；
从13到16位是信号输入选择信号类型信号类型依照所设计的程序的顺序分为四种：
正弦波，锯齿波，三角波，方波。
假设被按下的键是13~16之间，那么通过单片机的运算（设输入的键值为key），那么key-12后就存入signalstyle，signalstyle寄存着所输入的信号类型。
关于具体的软件操作键下面的软件分析。
信号产生电路的设计
利用CPLD设计高频计数器
CPLD（复杂可编程逻辑器件）与FPGA（现场可编程门阵列）都是可编程逻辑器件，它们是在PAL,GAL等逻辑器件的基础之上进展起来的。
它是作为专用集成电路（ASIC）领域中的一种半定制电路而显现的，既解决了定制电路的不足，又克服了原有器件门电路有限的缺点。
FPGA采纳了逻辑单元阵列LCA（logiccellarray）如此一个新概念，内部包括可配置逻辑模块CLB（configurablelogicblock）、输出输入模块IOB（inputoutputblock）和内部联系三个部份。
FPGA的大体特点有：
①采纳了FPGA设计ASIC电路，用户不需要投片生产，就能够取得合用的芯片。
②FPGA可作为其它全定制或半定制ASIC电路中的式样片。
③FPGA内部有丰硕的触发器和I/O引脚。
④FPGA是ASIC电路中设计周期最短、开发费用最低，同时也是风险最小的器件之一。
⑤FPGA采纳高速的CHMOS工艺，功耗低，能够与CMOS、TTL电平兼容。
FPGA的产品很多，有XILINX的XC系列、ALTERA公司的FLEX系列等。
同以往的PAL,GAL等相较较，FPGA／CPLD的规模比较大，它能够替代几十乃至几千块通用IC芯片，如此的FPGA／CPLD事实上确实是一个子系统部件。
尽管FPGA,CPLD和其它类型PLD的结构各有其特点和优势，但归纳起来，它们是由三大部份组成的：
①一个二维的逻辑块阵列，组成了PLD器件的逻辑组成核心。
②输入/输出块：
③连接逻辑块的互连资源。
FPGA/CPLD芯片都是特殊的ASIC芯片，它们除具有ASIC的特点之外，还具有以下几个优势：
①随着VLSI（VeryLargeScaleIC，超大规模集成电路）工艺的不断提高单一芯片内部能够容纳上百万个晶体管，FPGA/CPLD芯片的规模也愈来愈大，其单片逻辑门数已达到上百万门，它所能实现的功能也愈来愈强，同时也能够实现系统集成。
②FPGA/CPLD芯片在出厂之前都做过百分之百的测试，不需要设计人员承担投片风险和费用，设计人员只需在自己的实验室里就能够够通过相关的软硬件环境来完成芯片的最终功能设计。
因此，FPGA/CPLD的资金投入小，节省了许多潜在的花费。
③用户能够反复地编程、擦除、利用或在外围电路不动的情形下用不同软件就可实现不同的功能。
因此，用FPGA/PLD试制样片，能以最快的速度占据市场。
FPGA/CPLD软件包中有各类输入工具和仿真工具，及版图设计工具和编程器等全线产品，电路设计人员在很短的时刻内就可完成电路的输入、编译、优化、仿真，直至最后芯片的制作。
当电路有少量改动时，更能显示出FPGA/CPLD的优势。
电路设计人员利用FPGA/CPLD进行电路设计时，不需要具有专门的IC（集成电路）深层次的知识，FPGA/CPLD软件易学易用，能够使设计人员更能集中精力进行电路设计，快速将产品推向市场。
在本设计中所应用的CPLD是由Altera公司生产的芯片，其型号是EPF10K10QC208-4，依照Altera提供的技术资料《ALTERAFLEX10KEmbeddedProgrammableLogicDeviceFamily》，由FLEX10K系列的芯片构建的可载入计数器的最高工作频率是204MHz，如此高的工作频率关于本设计的低频计数器来讲已是绰绰有余。
由该芯片构建的高频计数器的模块结构如以下图所示：
图利用CPLD构建的高频计数器的模块结构
由于单片机的输出端口同时要输出多种数据，为了避免将输入到其他端口的数据错误地输入到CPLD中，在高频计数器的入口处就设计了一个锁存器由IOB15端口来进行锁存。
锁存器的后面是一个30位的计数器，锁存器内的值作为30位计数器的输入初值，30位计数器的输出CLK是它后面的30进制计数器的输入频率。
下面就该计数器的操纵精度进行分析一下。
假设该高频可编程计数器的输入频率为150MHz，其输出范围为:
0~150MHz,输出步进值为:
150MHz/（230-1）≈,那么30进制的计数器的输出频率范围:
~5MHz,输出频率最低值为:
150MHz/30*（230-1）≈,通过这些计算可发觉:
设计题目要求输出最高频率是100KHz,最低频率是,100KHz<
5MHz，而且>
。
这是完全能够知足设计题目的要求的。
对CPLD进行编译以后，再进行管脚设置，对CPLD芯片的管脚设置是由开发环境自动进行设置的。
设置后的管脚对应如下图：
说明：
图中红色和兰色均表示开发环境所分派的管脚图。
图开发环境MAX+plusII分派的管脚
波形存储器的分析与设计
为了将信号输出而且要高频地输出，就必需想方法减少输出信号的输出时刻，为此，我采纳了把要输出的四种信号进行等时刻采样，一共采样30个点，然后将这30个采样点存储在ROM中，假设要输出信号，就顺序、周期地读出。
那个地址利用到了E2PROM作为存储这120个采样点的载体。
另外，简腹地介绍一下那个地址所选取的E2PROM，我选用的是由ATMEL公司生产的AT28C16，它的特点如下：
最快的读写速度是150ns；
功耗低：
动态电流为30mA，CMOS静态电流为100uA。
AT28C16是一种低功耗、高性能的电可擦除、可编程只读存储器。
AT28C16容量是2K字节。
该器件是用Atmel的靠得住CMOS技术生产的。
AT28C16的引脚图如下图：
图AT28C16的引脚图
在设计中，由于四种信号共计120个采样点。
因此，共需要128字节的存储空间就能够够寄存这120个采样点。
具体的地址分派如下所示：
ROM的地址线需要7条，地址范围为：
00H~7FH，那么：
00H~1FH，为正弦波的数据范围；
20H~3FH，为锯齿波的数据范围：
40H~5FH，为三角波的数据范围；
60H~7FH，为方波的数据范围。
升级会员 