NJUST数电EDA多功能数字钟Word文档格式.docx

NJUST数电EDA多功能数字钟Word文档格式.docx

《NJUST数电EDA多功能数字钟Word文档格式.docx》由会员分享，可在线阅读，更多相关《NJUST数电EDA多功能数字钟Word文档格式.docx（11页珍藏版）》请在冰豆网上搜索。

2011.5

多功能数字钟实验

摘要：

本实验利用QuartusⅡ软件，结合所学的数字电路的知识设计一个24时多功能数字钟，具有正常时、分、秒计时，动态显示，清零、快速校分、整点报时、闹钟功能。

论文分析了整个电路的工作原理，还分别说明了各子模块的设计原理和调试、仿真、编程下载的过程，并对最终结果进行总结，最后提出了在实验过程中出现的问题和解决的方案，以及后续设计思想。

通过实验掌握了一些逻辑组合器件的基本功能和用法，同时体会到了利用软件设计电路的方便快捷，避免了硬件布线的繁琐，提高了效率，在为以后设计更复杂的电路打下了良好的基础。

关键词：

数字钟闹钟秒表倒计时

Abstract:

UsingtheQuartusⅡ,wedesignadigitalclockof24hourswithlearningelectriccircuitknowledge.Thecircuitcankeepthetime，reset，adjusttheminuteandhour，ringthetimeintheroundnumbertime，alarmclock.Thepaperhasanalyzedtheprincipleofallworkandexplainedthedesigningprinciple

ofdifferentpartsseparately.Bydebugging，simulating

compiling，programming，Iputforwardamatterandgiveasettlingplan.Iknowaboutthebasicfunctionsandusingmethodofsomeelectricpiecesinthisexperiment.Atthesametime，Irealizedtheconvenienceofmakinguseofthesoftwaretocarryontheelectriccircuit，whichisfastandletushaveagoodfoundationfordesignamorecomplexsystem，avoidedthehardwareclothlinetedious，andraisedtheefficiency.

Keywords：

digitalclock，alarmclock，stopwatch，countdown

目录

一、设计要求说明4

二、方案论证5

1、脉冲发生电路5

2、计时电路校分校时电路6

3、译码显示电路6

4、清零电路6

5、报时电路6

三、各子模块设计原理6

1、脉冲发生电路6

2、计时电路校分校时电路7

3、译码显示电路8

4、清零电路9

5、报时电路9

四、调试与仿真10

五、管脚编辑11

六、硬件下载11

七、结论11

八、实验感想11

九、参考文献12

一、设计要求说明

利用QuartusⅡ软件设计一个数字计时器，可以完成00：

00：

00到23：

59：

59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时等功能，下载到SmartSOPC实验系统中。

设计基本要求：

1、能进行正常的时、分、秒计时功能；

2、分别由六个数码管显示时分秒的计时；

3、K1是系统的使能开关（K1=0正常工作，K1=1时钟保持不变）；

4、K2是系统的清零开关（K2=0正常工作，K2=1时钟的分、秒全清零；

5、K3是系统的校分开关（K3=0正常工作，K3=1时可以快速校分）；

6、K4是系统的校时开关（K4=0正常工作，K4=1时可以快速校时）；

设计提高部分要求：

1、使时钟具有整点报时功能（当时钟计到59’53”时开始报时，在59’53”,59’55”,59’57”时报时频率为512Hz,59’59”时报时频率为1KHz）；

2、闹表设定功能；

二、方案论证

计时器整体框图

1、脉冲发生电路

使用74160进行设计，将48MHz分为1Hz。

同时需要产生1kHz、500Hz的频率输出，用于报时电路。

2、计时电路校分校时电路

能够进行正常的时、分、秒计时功能，采用24小时制。

通过两个开关来控制校分校时。

3、译码显示电路

通过4片74151进行选择输出，7447进行显示，输出到对应管脚号，一片74138控制选择对应的数码管。

注意7447的使能端要接高电平。

4、清零电路

接出计时电路中芯片的清零端，利用一个开关来完成。

5、报时电路

在每小时的最后一分钟的53、55、57秒用500Hz报时，59秒用1kHz报时。

三、各子模块设计原理

由于实验台仅提供48MHZ频率，所以，需要通过分频器电路分出所需频率的信号，对于时钟来说，最基本的是1HZ信号，通过若干个2分频、3分频和10分频的分频器级联构成，具体电路如下：

2分频

48分频

1000分频

分频电路

分频器波形模拟如下图：

数字钟最基本的功能就是计时，所以计时模块也就成为了本次设计中最基本的模块之一，通过两个模60计数器和一个模24计数器三者级联构成的计时模块能够对时、分、秒进行计时，实现计时功能，电路图如下：

模24计数器

模60计数器

模24模60计数器仿真波形如下：

正常24小时计数器

3、

计时模块波形仿真波形如下

4、译码显示电路

定时刷新，动态显示，如下图：

四、调试与仿真

脉冲发生电路

1、1分频

调试波形：

2、2分频

五、管脚编辑

六、硬件下载

选好硬件，开始下载，注意换成三态。

七、结论

通过一个模块一个模块的建立，调试，完成00：

59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时、闹钟、彩铃、星期显示功能。

八、实验感想

我们用了4天才把基本功能做好，并没有多余时间做附加功能，一方面是数电的基础没打好，另一方面是搭线时候粗心大意。

譬如在连报时电路的时候蜂鸣器没有接输出，虽然编译也没出现错误，显然53秒时候是不会响的，由于这类小失误导致我们浪费太多时间。

不过收获还是不小，重温数电之余还提醒做事要踏实，避免功亏一篑

九、参考文献

[1]数字逻辑电路.

[2]EDA设计实验指导书.南京理工大学电子技术中心