数电仿真实验报告文档格式.docx
《数电仿真实验报告文档格式.docx》由会员分享，可在线阅读，更多相关《数电仿真实验报告文档格式.docx（33页珍藏版）》请在冰豆网上搜索。
根据真值表和表达式得逻辑电路如下：
利用逻辑转换仪对下图所示逻辑电路进行分析。
分析如下
实验二编码器、译码器电路仿真实验
（1）掌握编码器、译码器的工作原理。
（2）常见编码器、译码器的作用。
（1）编码是指在选定的一系列二进制数码中，赋予每个二进制数码以某一固定含义。
能完成编码功能的电路统称为编码器。
（2）译码是编码的逆过程，将输入的每个二进制代码赋予的含义翻译出来，给出相应的输出信号。
（1）、8－3线优先译码器
表8－3线优先译码器真值表
输入端
输出端
EI
Y7
Y6
Y5
Y4
Y3
Y2
Y1
Y0
A2
A1
A0
GS
E0
1
X
（2）、3－8线译码器
表3－8线译码器真值表
G1
G2A
G2B
（1）利用两块8-3线优先编码器74LS148D设计16-4线优先编码器电路，然后仿真验证16-4线优先编码的逻辑功能。
实验步骤：
按图2-5所示连接电路。
切换18个单刀双掷开关（J0-J17）进行仿真实验，将结果填入表2-3中。
输入端中的“1”表示高电平，“0”表示低电平，“X”表示接高、低电平都可以。
输入端的“1”表示探测器亮，“0”表示探测器灭。
该编码器输入、输出均为低电平有效。
图2-516-4线优先编码电路
表2-316-4线优先编码器真值表
~E1
（2）
Y8
Y9
Y10
Y11
Y12
Y13
Y14
Y15
X3
X2
X1
X0
（2）利用两块3-8线译码器74LS138D设计4-16线译码电路，然后仿真验证4-16线译码的逻辑功能。
按图2-6连接电路。
切换6个单刀双掷开关（J1-J6）进行仿真实验，得到表2-4所示结果。
输入端中的“1”表示接高电平，“0”表示接低电平。
输出端中的“1”表示探测器亮，“0”表示探测器灭。
该译码器输入高电平有效，输出低电平有效。
图2-64-16线译码电路
表2-44-16线译码电路
A3
实验三竞争冒险电路仿真实验
（1）掌握组合逻辑电路产生竞争冒险的原因；
（2）学会竞争冒险是否可能存在的判断方法；
（3）了解常用消除竞争冒险的方法。
在组合逻辑电路中，由于门电路存在传输延迟时间和信号转台变化的速度不一致等原因，使信号的变化出现快慢的差异，这种现象叫竞争。
竞争的结果是使输出端可能出现错误的信号，这种现象叫做冒险。
（1）、0型冒险电路仿真实验
（2）、1型冒险电路仿真实验
（3）、多输入信号同时变化时的冒险电路
（4）、多输入信号同时变化时的冒险消除电路
如图3-5所示电路是否存在竞争冒险现象，若存在如何消除？
图表1思考题电路
做出该电路所对应的卡诺图如下
BC
A
00
01
11
10
因为卡诺图中填1的格所形成的卡诺图有两个相邻的圈相切，故可知电路存在竞争冒险的可能。
由于电路的逻辑功能和实验步骤3相同故可以采用相同的措施消除竞争冒险。
如下图所示
实验四触发器电路仿真实验
（1）掌握边沿触发器的逻辑功能；
（2）逻辑不同边沿触发器逻辑功能之间的相互切换。
触发器是构成时序逻辑电路的基本逻辑单元，具有记忆、存储二进制信息的功能。
（1）、D触发器
现态
次态
CP
~CLR
~PR
D
Qn
Qn+1
不确定
（2）、JK触发器
J
K
－
三、思考题
由于D触发器使用方便，JK出发去功能完善，怎样将JK触发器和D触发器分别转换为T触发器。
（1）将D触发器反向输出端
接至输入端D，就构成了一个T触发器。
仿真电路如下：
（2）将JK触发器JK端接高电平，就构成了一个T触发器。
实验五计数器电路仿真实验
（1）了解计数器的日常应用和分类。
（2）熟悉集成计数器逻辑功能和其各控制端作用。
（3）掌握计数器的使用方法。
统计输入脉冲个数的过程叫计数。
能够完成计数工作的电路称做计数器。
二进制计数器是构成其他各种计数器的基础。
（1）、74LS161构成二进制加法同步计数器
2、74LS191D构成的二进制加/减同步计数器
（1）模仿图574LS161D构成的二进制加法同步计数器，设计由74LS162D构成的十进制加法同步计数器，并验证实际结果是否与理论值相吻合。
设计的电路图如下图所示。
仿真结果如下
实际结果与理论值吻合。
（2）模仿图74LS191D构成的二进制加/减法同步计数器，设计由74LS192D构成的十进制加/减同步计数器，并且验证实际结果是否与理论值相吻合。
实验六任意N进制计数器电路仿真实验
（1）学会分析任意N进制计数器。
（2）灵活应用构成任意N进制计数器的三种方法。
（1）简单连接法：
将两个计数器首尾相连，构成一个新的计数器，该计数器的模是两个计数器模的乘积。
（2）清零端复位法：
开始计数后，经过M个脉冲，技术状态达到SM，通过辅助门电路将SM译码，产生一个清零信号加至计数器的清零端，使计数器返回到初始零状态，这样就跳跃了（N-M）个状态，从而构成了M进制计数器。
（3）利用置入控制端的置位法：
利用中规模器件的置入控制端，以置入某一固定二进制数值的方法，从而使N进制计数器跳跃（N-M）个状态，实现M进制计数器
（1）、简单连接法构成模为100的计数器
（2）、清零端复位法构成的八进制计数器
（3）、置入控制端的置们法构成的八进制计数器
（1）如何利用简单连接法将两个二进制加法计数器74LS161D构成一个模256的计数器。
设计的电路图如下：
（2）如何利用最高位与下级时钟相连将两个二进制加法计数器74LS161D构成一个模100的计数器。
（3）如何利用清零端复位法将二进制加法计数器74LS161D和一些辅助们电路构成一个模为5的计数器。
（4）如何利用置入控制端的置位法将二进制加法计数器74LS161D和一些辅助门电路构成一个模为6的计数器。
实验七数字抢答器设计
一、设计任务与要求
1、抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S1~S8表示。
2、主持人控制开关按钮S。
3、抢答器具有锁存和显示功能。
4、抢答器具有定时抢答功能。
5、参赛选手在设定的时间内进行抢答。
6、如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器显示00。
二、设计原理
接通电源后，主持人将开关拨到“清楚”状态，抢答器处于禁止状态，编号显示器灭灯，定时显示设定时间；
主持人将开关置于开始状态，宣布开始，抢答器工作。
定时器倒计时，扬声器给出声响提示。
选手在定时时间内抢答时，抢答器完成：
优先判断、编号显示、扬声器提示。
当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作“清零”和“开始”状态开关。
三、实验内容及方法
1.绘制调试抢答器电路。
2.设计可预置时间的定时电路，并进行组装和调试。
当输入1Hz的时钟脉冲信号时，要求电路能进行减计时，能输出低电平有效地定时时间到信号。
3.设计调试报警电路。
4.完成定时抢答器的联调，注意各部分电路之间的时序配合关系。
然后检查电路各部分的功能，使其满足设计要求
四、设计方案
五、设计电路
六、设计说明
1、第一部分为抢答按钮，A、B、C、D、E、F分别代表六支队伍，按钮只能输入单一脉冲。
2、第二部分为编码电路，用74LS148实现。
3、第三部分为锁存电路，用三个JK触发器和若干非门，与非门实现，用于把输入的单一脉冲信号锁存。
其中包含清零按钮。
4、第四部分为译码电路，用74LS248实现，其中高位D恒定接地，只译码0―7数字。
5、第五部分为译码显示，译码电路和译码显示间有电阻，阻值均为300欧姆。
七、思考题
1.在数字抢答器中，如何将序号为0的组合，在七段显示器上改为显示8？
答：
248D端口不接无效位，改接入电路中受到信号控制就可以了。
升级会员 