计算机组成原理专科试题答案文档格式.docx
《计算机组成原理专科试题答案文档格式.docx》由会员分享，可在线阅读，更多相关《计算机组成原理专科试题答案文档格式.docx（69页珍藏版）》请在冰豆网上搜索。
D2
D3
OP:
操作码6位
D1：
第一操作数地址，10位
D2：
第二操作数地址，10位
D3：
第三操作数地址，10位
7.所谓存储器堆栈，是把住存储器的一部分用作堆栈区
入栈操作可描述为（A）→MSP,（SP-1）→SP
出栈操作可描述为（SP+1）→SP,（MSP）→A
I/O接口
IOP（通道）
CPU
8.
系统总线
内存中线
内存
内存总线
I/O总线
图C1.2
专科生期末试卷二答案
一.选择题：
1.C2.C3.B4.A5.D6.C7.B8.B9.B10.A11.A12.B13.C14.B15.A16.A17.B18.C19.C20.D
二.填空题：
1.A.系统软件B.应用软件C.系统软件
2.A.4B.7
3.A.1024B.1024×
1024（或220）
4.A.精简指令系统计算机B.复杂指令系统计算机
5.A.存取时间B.存储周期C.存储器带宽
6.A.字向B.位向
7.A.顺序寻址方式B.跳跃寻址方式
8.A.地址线B.数据线C.控制线
9.A.时序信号B.取指令
三.简答题：
1.时间上讲，取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。
从空间上讲，从内存读出的指令流流向控制器（指令寄存器）。
从内存读出的数据流流向运算器（通用寄存器）。
2.指令周期是完成一条指令所需的时间。
包括取指令、分析指令和执行指令所需的全部时间。
机器周期也称为CPU周期，是指被确定为指令执行过程中的归一化基准时间，通常等于取指时间（或访存时间）。
时钟周期是时钟频率的倒数，也可称为节拍脉冲或T周期，是处理操作的最基本单位。
一个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟周期组成。
3.
（1）外设发出DMA请求
（2）CPU响应请求，DMA控制器从CPU接管总线的控制
（3）由DMA控制器执行数据传送操作
（4）向CPU报告DMA操作结束
（5）主要优点是数据传送速度快
4.寄存器-寄存器型执行速度最快,存储器-存储器型执行速度最慢。
因为前者操作数在寄存器中，后者操作数在存储器中，而访问一次存储器所需的时间一般比访问一次寄存器所需时间长。
四.应用题
1.原码11110001反码10001110补码10001111移码00001111
2.
（1）0020H
（2）1166H（3）1256H（4）0058H（5）1257H
3.
（1）（354）10=（162.A）16
（2）（354）10=（101100010.1010）2
（3）（354）10=（542.5）8
（4）（354）10=（001101010100.011000100101）BCD
4.最小值2-111111×
0.00000001
最大值2111111×
0.11111111
5.设地址线x根，数据线y根，则
2x·
y=64K×
2
若y=1x=17
y=2x=16
y=4x=15
y=8x=14
因此，当数据线为1或2时，引脚之和为18
共有2种解答
6.每个字符格式包含十个位，因此字符传送速率
4800波特/10=480字符/秒
每个数据位时间长度T=1/4800=0.208ms
数据位传送速率8×
480=3840位/秒
7.（218×
8）/（32k×
8）=8，故需8个模块
（32k×
8）/（4k×
4）=16，故需16片芯片
共需8×
16=128片芯片
为了选择各模块，需使用3:
8译码器
即3根地址线选择模条。
8.
（1）最大存储容量
单总线系统中，最大内存容量必须小于由计算机字长所决定的可能的地址总线。
双总线系统中，存储容量不会受到外围设备数量的影响
（2）指令系统
双总线系统，必须有专门的I/O指令系统
单总线系统，访问内存和I/O使用相同指令
（3）吞吐量
总线数量越多，吞吐能力越大
专科生期末试卷三答案
一.选择题
1.D2.C3.C4.C5.D6.C7.C8.B9.B10.C11.D12.C13.C14.A15.A16.C17.B18.A19.C20.B
二.填空题
1.A.程序B.地址
2.A.软件B.系统
3.A.符号位B.数值域
4.A.cacheB.主存
5.A.二进制代码B.地址码
6.A.存取时间B.存取周期
7.A.流水B.CISC
8.A.并行B.串行C.复用
9.A.存储原理B.结构C.性能
三.简答题
1.计数器定时查询方式工作原理：
总线上的任一设备要求使用总线时，通过BR线发出总线请求。
总线控制器接到请求信号以后，在BS线为“0”的情况下让计数器开始计数，计数值通过一组地址线发向各设备。
每个设备接口都有一个设备地址判别电路，当地址线上的计数值与请求总线的设备相一致时，该设备置“1”BS线，获得总线使用权，此时中止计数查询。
2.为了不断提供刷新图像的信号，必须把一帧图像信息存储在刷新存储器，也叫视频存储器。
其存储容量由图像灰度级决定。
分辨率越高，灰度级越多，刷新存储器容量越大。
3.外围设备的I/O控制方式分类及特点：
（1）程序查询方式：
CPU的操作和外围设备的操作能够同步，而且硬件结构比较简单
（2）程序中断方式：
一般适用于随机出现的服务，且一旦提出要求应立即进行，节省了CPU的时间，但硬件结构相对复杂一些。
（3）直接内存访问（DMA）方式：
数据传输速度很高，传输速率仅受内存访问时间的限制。
需更多硬件，适用于内存和高速外设之间大批交换数据的场合。
（4）通道方式：
可以实现对外设的统一管理和外设与内存之间的数据传送，大大提高了CPU的工作效率。
（5）外围处理机方式：
通道方式的进一步发展，基本上独立于主机工作，结果更接近一般处理机。
4.指令周期是指取出并执行一条指令的时间，指令周期常常用若干个CPU周期数来表示，CPU周期也称为机器周期，而一个CPU周期又包含若干个时钟周期（也称为节拍脉冲或T周期）。
1.解：
[X]补=0.1011[X/2]补=0.01011[X/4]补=0.001011[－X]补=1.0101
[Y]补=1.1011[Y/2]补=1.11011[Y/4]补=1.111011[－Y]补=0.0101
2.原码：
3.所需芯片总数（64K×
32）÷
（16K×
16）=8片因此存储器可分为4个模块，每个模块16K×
32位，各模块通过A15、A14进行2：
4译码
图C3.2
4.解：
（1）操作数字段OP可以指定64种基本操作
（2）单字长（16位）=地址指令
（3）源寄存器和目标寄存器都是通用寄存器（各指定16个），所以是RR型指令，两个操作数均在通用寄存器中
（4）这种指令结构常用于算术/逻辑运算类运算指令，执行速度最快。
5.答：
（1）a为数据缓冲寄存器DR，b为指令寄存器IR，c为主存地址寄存器，
d为程序计数器PC
（2）主存→缓冲寄存器DR→指令寄存器IR→操作控制器
（3）存储器读：
M→DR→ALU→AC存储器写：
AC→DR→M
6.分五个阶段：
总线请求，总线仲裁，寻址（目的地址），信息传送，状态返回（或错误报告）。
时序图：
图C3.3
7.
（1）由编码电路实现，直接产生。
（2）由硬件产生一个“位移量”，再加上CPU某寄存器里存放的基地址
（3）向量地址转移法：
由优先级编码电路产生对应的固定地址码，其地址中存放的是转移指令，通过转移指令可以转入设备各自的中断服务程序入口。
8.解：
扇区总数=60×
60×
75=270000
模式2存放声音、图像等多媒体数据，其存储容量为
270000×
2336/1024/1024=601MB
专科生期末试卷四答案
一．选择题（每小题1分，计20分）
1.B2.C3.B4.B5.B6.B7.A
8.A9.D10.D11.C12.B13.B14.C
15.C16.A17.D18.A19.C20.D
二．填空题（每空1分，计20分）
1.A.控制器B.运算器
2.A.输入编码（输入码）B.内码（机内码）C.字模码
3.A.存储周期B.存储器带宽
4.A.并行B.空间并行C.时间并行
5.A.先进后出B.寄存器C.存储器
6.A.MMXB.多媒体扩展结构
7.A.集中式B.分布式
8.A.停止CPU访问B.周期挪用C.DMA和CPU交替访内
三．简答题（每题5分，计20分）
1.CPU主要有以下四方面的功能：
（1）指令控制程序的顺序控制，称为指令控制。
（2）操作控制CPU管理并产生由内存取出的每条指令的操作信号，把各种操作信号送往相应部件，从而控制这些部件按指令的要求进行动作。
（3）时间控制对各种操作实施时间上的控制，称为时间控制。
（4）数据加工对数据进行算术运算和逻辑运算处理，完成数据的加工处理。
2.三种方式：
链式查询方式，计数器定时查询方式，独立请求方式。
3.当多个用户共享主存时，为使系统能正常工作，应防止由于一个用户程序出错而破坏其它用户的程序和系统软件，还要防止一个用户程序不合法的访问不是分给它的主存区域。
为此，系统提供存储保护。
通常采用的方法是：
存储区域保护和访问方式保护。
4.RISC是精简指令系统计算机，它有以下特点：
（1）选取使用频率最高的一些简单指令，以及很有用但不复杂的指令。
（2）指令长度固定，指令格式种类少，寻址方式种类少。
（3）只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行。
（4）大部分指令在一个机器周期内完成。
（5）CPU中通用寄存器数量相当多。
（6）以硬布线控制为主，不用或少用微指令码控制。
（7）一般用高级语言编程，特别重视编译优化工作，以减少程序执行时间。
四．应用题（每题5分，计40分）
将16进制数展开后，可得二进制格式为
01000001001101100000000000000000
↑
S阶码8位尾数23位
指数e=阶码-127=10000010-01111111=00000011=（3）10
包括隐藏位1的尾数1.M=1.01101100000000000000000=1.011011
于是有X=（-1）S×
1.M×
2e=+（1.011011）×
23=+1011.011=（11.375）10
2.解：
[X]补=1.10001[-X]补=0.01111[Y]补=0.11001[-Y]补=1.00111
X+Y=+0.01010X-Y结果发生溢出
3.解：
（1）应为32位字长为4B，220=1M=1024K,存储器容量为220×
4B=4MB，可存储4M字节的信息
（2）SRAM芯片容量为512K×
8位=512KB=0.5MB
所需芯片数目为：
4MB÷
0.5MB=8片
（3）因为219=512K，即芯片片内地址线19位，存储器容量为1M,地址线为20位，故需1位地址线作芯片片选选择（CS），用A19选第1个模块，用A19选第2个模块。
（1）双字长二地址指令，用于访问存储器
（2）操作码字段OP为六位，可以指定64种操作
（3）一个操作数在源寄存器（共16个），另一个操作数在存储器中（由基址寄存器和位移量决定），所以是RS型指令。
5.解：
时空图法：
假设指令周期包含四个子过程：
取指令（IF）、指令译码（ID）、执行运算（EX）、结果写回（WB），每个子过程称为过程段（Si），这样，一个流水线由一系列串连的过程段组成。
在统一时钟信号控制下，数据从一个过程段流向相邻的过程段。
S1S2S3S4
WB
EX
ID
IF
入→
（a）指令周期流程
图C4.1
图C4.1（b）表示非流水CPU的时空图。
由于上一条指令的四个子过程全部执行完毕后才能开始下一条指令，因此每隔4个单位时间才有一个输出结果，即一条指令执行结束。
图C4.1（c）表示流水CPU的时空图。
由于上一条指令与下一条指令的四个过程在时间上可以重叠执行，因此，当流水线满载时，每一个单位时间就可以输出一个结果，即执行一条指令。
比较后发现：
流水CPU在八个单位时间中执行了5条指令，而非流水CPU仅执行2条指令，因此流水CPU具有更强大的数据吞吐能力。
6.单总线结构：
图C4.2
双总线结构：
图C4.3
三总线结构：
图C4.4
7.解：
（1）每道信息量=400位/cm×
70cm=28000位=3500B
每面信息量=3500B×
220=770000B
磁盘总容量=770000B×
2=1540000B
（2）磁盘数据传输率（磁盘带宽）Dr=r×
N
N为每条磁道容量N=3500B
r为磁盘转速r=3000转/60s=50转/s
所以Dr=50/s×
3500B=175000B/s
刷存总带宽160MB/s×
100/50=320MB/s
可采用如下技术措施：
（1）使用高速的DRAM芯片组成刷存
（2）刷存采用多体交叉结构
（3）加大刷存至显示控制器的内部总线宽度
（4）刷存采用双端口存储器结构，将刷新端口与更新端口分开
专科生期末试卷五答案
一．选择题
1.B2.A3.A4.C5.B6.D7.C
8.B9.C10.C11.C12.A13.C14.B
15.A16.B17.D18.C19.B20.C
二．填空题
1.A.符号位B.阶码C.尾数
2.A.瞬时启动B.固态盘
3.A.RRB.RS
4.A.数据B.先进后出C.存储器
5.A.cacheB.浮点C.存储
6.A.主存B.L1级cache
7.A.主设备B.控制权C.总线仲裁
8.A.SCSIB.IEEE1394
三．简答题
闪速存储器是高密度、非易失性的读/写半导体存储器。
从原理上看，它属于ROM型存储器，但是它又可随机改写信息；
从功能上看，它又相当于RAM，所以传统ROM与RAM的定义和划分已失去意义。
因而它是一种全新的存储器技术。
闪速存储器的特点：
（1）固有的非易失性，
（2）廉价的高密度，（3）可直接执行，（4）固态性能。
2.
（1）最大存储容量
单总线系统中，最大内存容量必须小于由计算机字长所决定的可能的地址总
线。
双总线系统中，存储容量不会受到外围设备数量的影响
（2）指令系统
双总线系统，必须有专门的I/O指令系统
单总线系统，访问内存和I/O使用相同指令
（3）吞吐量
总线数量越多，吞吐能力越大
3.CISC是复杂指令系统计算机的英文缩写。
其特点是：
（1）指令系统复杂庞大，指令数目一般多达2、3百条。
（2）寻址方式多
（3）指令格式多
（4）指令字长不固定
（5）可访存指令不加限制
（6）各种指令使用频率相差很大
（7）各种指令执行时间相差很大
（8）大多数采用微程序控制器
4.从时间上讲,取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。
从空间上讲，从内存读出指令流流向控制器（指令寄存器）。
从内存读出数据流流向运算器（通用寄存器）。
四．应用题
1.证明：
因为X=-X0+Xi2-i
所以X/2=-X0/2+1/2Xi2-I=-X0+X0/2+1/2Xi2-i
=-X0+Xi2-（i+1）
由于X/2=-X0+Xi2-（i+1）
根据补码与真值的关系便有：
[X/2]补=X0.X0X1X2…Xn
2.串行方式：
C1=G1+P1C0C2=G1+P2C1
C3=G3+P3C2C4=G4+P4C3
其中G1=A1B1P1=A1⊕B1
G2=A2B2P2=A2⊕B2
G3=A3B3P3=A3⊕B3
G4=A4B4P4=A4⊕B4
连续读出m=8个字的信息量是：
q=64位×
8=512位
连续读出8个字所需的时间是：
t=T+（m–1）τ=200+7×
50=5.5×
10-7s
交叉存储器的带宽是:
W=q/t=512/（5.5×
10-7s）≈93×
107位/s
4.
（1）OP字段指定16种操作
（2）单字长二地址指令
（3）每个操作数可以指定8种寻址方式
（4）操作数可以是RR型、RS型、SS型
图C5.1
图C5.1（b）表示非流水CPU的时空图。
图C5.1（c）表示流水CPU的时空图。
6.解：
设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个周期传送的数据量用D表示，根据总线带宽定义，有：
Dr=D/T=D×
f=4B×
33×
106/s=132MB/s
7.答：
应当包括：
内存地址计数器字计数器数据缓冲寄存器
“DMA请求”标志“控制/状态”逻辑中断机构等逻辑构件
刷存总带宽160MB/S×
100/50=320MB/S
专科生期末试卷六答案
一.选择题
1.D2.A3.A4.D5.B6.B7.D
8.B9.A10.B11.C12.B13.B14.A
15.C16.B17.D18.B19.B20.D
1.系统软件应用软件（注：
顺序可变）系统软件
2.47
3.主存---外存主存虚拟地址
4.指令系统CISC
5.资源数据控制（注：
顺序可变）
6.总线时钟固定
7.分辨率颜色
8.1（单）传输数据块
1.存储器的性能指标主要是存储容量.存储时间、存储周期和存储器带宽。
在一个存储器中可以容纳的存储单元总数通常称为该存储器的存储容量。
存取时间又称存储访问时间，是指从启动一次存储器操作到完成该操作所经历的时间。
存储周期是指连续两次独立的存储器操作（如连续两次读操作）所需间隔的最小时间。
存储器带宽是指存储器在单位时间中的数据传输速率。
2.有三种方式：
链式查询方式、计数器定时查询方式、独立请求方式。
CPU管理外围设备有五种方式：
（1）程序查询方式
（2）程序中断方式
（3）直接内存访问（DMA）方式
（4）通道方式
（5）外围处理机方式
（1）SCSI接口总线有8条数据线、1条奇偶校验线、9条控制线组成。
使用50
芯电缆，规定了两种电气条件：
单端驱动和差分驱动。
（2）总线时钟频率高。
（3）SCSI接口总线以菊花链形式最多可接
升级会员 