实验一 集成门电路逻辑功能测试实验.docx
《实验一 集成门电路逻辑功能测试实验.docx》由会员分享，可在线阅读，更多相关《实验一 集成门电路逻辑功能测试实验.docx（11页珍藏版）》请在冰豆网上搜索。
实验一集成门电路逻辑功能测试实验
实验一集成门电路逻辑功能测试实验
一、实验概述
更改74LS00、74LS02、74LS04、74LS08、74LS32、74LS86的输入引脚引脚状态，观察相应的输出电平，学习集成门电路逻辑功能。
二、实验目的
1、熟悉集成门电路的工作原理和主要参数。
2、熟悉集成门电路的外型引脚排列及应用事项。
3、验证和掌握门电路的逻辑功能。
三、实验预习要求
1、复习门电路工作原理及相应逻辑表达式。
2、常用TTL门电路和CMOS门电路的功能、特点。
3、复习非门、与门、或门、或非门、与非门及三态门的逻辑功能。
4、复习逻辑代数以及逻辑表达式之间的转换。
5、用Proteus软件对实验进行仿真并分析实验是否成功。
四、实验原理
1、TTL门电路和CMOS门电路的工作原理（使用最广泛的数字集成门电路为TTL和CMOS两种）。
A、TTL门电路
（1）TTL门电路主要有与非门、集电极开路与非门（OC门）、三态输出与非门（三态门）、异或门等。
为了正确使用门电路，必须了解它们的逻辑功能及其测试方法。
（2）ＯＣ门与线逻辑
ＯＣ门是指集电极开路ＴＴＬ门，这种电路的最大特点是可以实现线逻辑。
即几个ＯＣ门的输出端可以直接连在一起，通过一只“上拉电阻”接到电源ＶCC上。
此外，ＯＣ门还可以用来实现电平移位功能。
与ＯＣ门相对应，ＣＭＯＳ电路也有漏极开路输出的电路。
其特点也和ＯＣ门类似。
集电极开路的与非门可以根据需要来选择负载电阻和电源电压，并且能够实现多个信号间的相与关系（称为线与）。
使用OC门时必须注意合理选择负载电阻，才能实现正确的逻辑关系。
（3）三态输出与非门是一种重要的接口电路，在计算机和各种数字系统中应用极为广泛，它具有三种输出状态，除了输出端为高电平和低电平（这两种状态均为低电阻状态）外，还有第三种状态，通常称为高阻状态或称为开路状态。
改变控制端（或称选通端）的电平可以改变电路的工作状态。
三态门可以同OC门一样把若干个门的输出端并接到同一公用总线上（称为线或），分时传送数据，成为TTL系统和总线的接口电路。
（4）TTL集成电路除了标准形式外，而有其它四种结构形式：
高速TTL（74H系列），低功耗TTL（74L系列）这两种结构与标准TTL主要区别是电路中各电阻阻不同，另两种起高速TTL（74S系列）种低功耗肖特基TTL（74LS系列）。
B、基本CMOS门电路
CMOS逻辑门电路是在TTL电路问世之后，所开发出的第二种广泛应用的数字集成器件，从发展趋势来看，CMOS电路的性能将超越TTL而成为占主导地位的逻辑器件。
CMOS电路的功耗和抗干扰能力远优于TTL电路，工作速度可与TTL电路相比较。
CMOS电路产品有4000系列和4500系列。
近几年有与TTL兼容的CMOS器件如74HCT系列等产品可与TTL器件交换使用。
C、使用注意事项
（1）TTL集成电路
1）通常TTL电路要求电源电压VCC=5V±0.25V。
2）TTL电路输出端不允许与电源短路，但可以通过提升电阻连到电源级，以提高输出高电平。
3）TTL电路不使用的输入端，通常有两种处理方法，一是与其它使用的输入端并联；二是把不用的输入端按其逻辑功能特点接至相应的逻辑电平上，不宜悬空。
4）TTL电路对输入信号边沿的要求。
通常要求其上升沿或下降沿小于50ns/v～100ns/v。
当外加输入信号边沿变化很慢时，必须加整形电路（如施密特触发器）。
（2）ＣＭＯＳ集成电路
1）不用的输入端不允许悬空，应根据逻辑需要接ＶDD或ＶSS端，或将它们与使用的输入端并联，不允许悬空。
2）在工作或测试时，必须先接通电源，再加入信号。
工作结束后，应先撤除信号，再关闭电源。
3）不可在接通电源的情况下插入或拔出组件。
4）输入信号不可大于ＶDD或小于ＶSS。
5）焊接时，电烙铁接地要可靠，或便电路铁断电后，用余热快速焊接。
贮存，一般用金属箔或导电泡棉将组件各脚管短路。
2、集成门电路外型及引脚排列。
（以74LS系列为主）
（a）74LS00二输入四与非门（b）74LS32二输入四或门
（c）74LS02二输入四或非门（d）74LS86二输入四异或门（e）74LS20四输入二与非门
图1.4-1
3、本实验中使用的TTL集成门电路是双列直插型的集成电路，其管脚识别方法：
将TTL集成门电路正面（印有集成门电路型号标记）正对自己，有缺口或有圆点的一端置向左方，左下方第一管脚即为管脚“1”，按逆时针方向数，依次为1、2、3、4············。
如图3.2-2所示。
具体的各个管脚的功能可通过查找相关手册得知。
图1.4-2
五、Proteus使用的元器件
1.LOGICPROBE//逻辑探头。
2.LOGICPROBE（BIG）//逻辑探头（大）。
3.LOGICSTATE//逻辑状态输入。
4.74LS00//二输入四与非门。
5.74LS02//二输入四或非门
6.74LS04//六非门（反相器）。
7.74LS20//四输入二与非门。
8.74LS32//二输入与门。
9.74LS86//二输入四异或门。
六、实验要求
操作相应的集成门电路，控制其输入的高低高低电平，验证和掌握门电路的逻辑功能。
七、硬件连接图
图1.7-1：
Proteus仿真图
八、实验步骤
1.测或门的逻辑功能
点击开始仿真，找到74LS32（二输入端四或门），点击逻辑逻辑状态输入，按表1.8-1中给出的输入端不同情况，测输出端的逻辑状态填入表中。
逻辑表达式：
F=A+B
表1.8-1
输入端
输出电压
输出逻辑
０ ０
0
0
０ １
5
1
１ ０
5
1
１ １
5
1
图1.8-1
2.测或非门的逻辑功能
点击开始仿真，找到74LS02（二输入四或非门），点击逻辑逻辑状态输入，按表1.8-2中给出的输入端不同情况，测输出端的逻辑状态填入表中。
输入端
输出电压
输出逻辑
０ ０
5
1
０ １
0
0
１ ０
0
0
１ １
0
0
表1.8-2
图1.8-2
.
逻辑表达式F=（A+B）'
3.测异或门的逻辑功能
点击开始仿真，找到74LS86（二输入四异或门），点击逻辑逻辑状态输入，按表1.8-3中给出的输入端不同情况，测输出端的逻辑状态填入表中。
表1.8-3
输入端
输出电压
输出逻辑
０ ０
0
0
０ １
5
1
１ １
5
1
１ １
0
0
逻辑表达式：
F=A'·B+A·B'
图1.8-3
4.测与非门的逻辑功能
点击开始仿真，找到74LS20（四输入端二与非门），点击逻辑逻辑状态输入，按表1.8-4中给出的输入端不同情况，测输出端的逻辑状态填入表中。
表1.8-4
输入端
输出电压
输出逻辑
０ ０ ０ ０
5
1
０ ０ ０ １
5
1
０ ０ １ １
5
1
０ １ １ １
5
1
１ ０ ０ ０
5
1
１ ０ １ １
5
1
１ １ １ １
0
0
图：
1.8-4
逻辑表达式：
F=（A·B）'
动态图：
九、实验现象
点击开始仿真后运行，操作相应的集成门电路，控制其输入电平的高低，就可以看到相应的逻辑电平变化。
图1.9-1：
实验现象
一十、实验总结
1、按照实验要求填写真值表，并写出门电路的逻辑表达式。
2、整理实验数据，得出实验结果并与预习时的结果进行比较。
3、自己拟定实验步骤及表格完成其它门电路（74LS00）逻辑功能的测试。
1. 测或门的逻辑功能
点击开始仿真，找到74LS00 （二输入四与非门），点击逻辑逻辑状态输入，按表1.8-5中给出的输入端不同情况，测输出端的逻辑状态填入表中。
表1.8-5
输入端
输出电压
输出逻辑
０ ０
5
1
０ １
5
1
１ ０
5
1
１ １
0
0
逻辑表达式：
F=（A·B）'
2. 测或非门的逻辑功能
点击开始仿真，找到74LS04 （六非门（反相器）），点击逻辑逻辑状态输入，按表1.8-6中给出的输入端不同情况，测输出端的逻辑状态填入表中。
输入端
输出电压
输出逻辑
０
5
1
1
0
0
表1.8-6
一十一、作业
TTL门电路和CMOS门电路有什么区别？
CMOS:
低功耗，抗干扰能力强
TTL：
速度快，功耗大；通过电阻接地端的电压跟电阻阻值大小有关。
一十二、实验思考题
用与非门实现其他逻辑功能的方法步骤是什么？
用与非门实现其他逻辑功能的方法步骤是什么？
用与非门实现非门：
使其中一个输入端接高电平，使用另一个输入端即可实现非门。
用与非门实现或门：
用与非门实现与门：
升级会员 