多功能数字时钟的设计Word格式.docx
《多功能数字时钟的设计Word格式.docx》由会员分享，可在线阅读，更多相关《多功能数字时钟的设计Word格式.docx（13页珍藏版）》请在冰豆网上搜索。
系统电路原理图……………………………………………………………12
附录B：
元器件清单…………………………………………………………………13
数字电子钟的设计
1.设计的任务与要求
数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。
而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。
且由于数字钟包括组合逻辑电路和时叙电路。
通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。
1.1设计指标
1.时间以12小时为一个周期；
2.显示时、分、秒；
3.具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；
4.计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时；
5.为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。
1.2设计要求
1.画出电路原理图（或仿真电路图）；
2.元器件及参数选择；
3.编写设计报告写出设计的全过程，附上有关资料和图纸，有心得体会。
2.方案论证与选择
2.1数字钟的系统方案
数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。
通常使用石英晶体振荡器电路构成数字钟。
图1数字电子钟方案框图
2.2晶体振荡器电路
晶体振荡器电路给数字钟提供一个频率稳定准确的32768HZ的方波信号，可保证数字钟的走时准确及稳定。
不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。
一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用TTL门电路构成；
另一类是通过CMOS非门构成的电路，本次设计采用了后一种。
如图（b）所示，由CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。
输出反馈电阻Ｒ１为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。
电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。
由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。
图2CMOS晶体振荡器（仿真电路）
2.3时间计数电路
一般采用十进制计数器如74HC290、74HC390等来实现时间计数单元的计数功能。
本次设计中选择74HC390。
由其内部逻辑框图（如图3）可知，其为双2-5-10异步计数器，并每一计数器均有一个异步清零端（高电平有效）。
图374HC390内部功能图
秒个位计数单元为十进制计数器，无需进制转换，只需将ＱＡ与ＣＰＢ（下降沿有效）相连即可。
ＣＰＡ（下降没效）与１ＨZ秒输入信号相连，Ｑ３可作为向上的进位信号与十位计数单元的ＣＰＡ相连。
秒十位计数单元为六进制计数器，需要进制转换。
将十进制计数器转换为六进制计数器的电路连接方法如图4所示，其中Ｑ２可作为向上的进位信号与分个位的计数单元的ＣＰＡ相连。
图4十进制-六进制转换电路
分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的Ｑ３作为向上的进位信号应与分十位计数单元的ＣＰＡ相连，分十位计数单元的Ｑ２作为向上的进位信号应与时个位计数单元的CＰＡ相连。
时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为十二进制计数器，不是10的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行十二进制转换。
利用１片74HC390实现十二进制计数功能的电路如图5所示。
图5十二进制计数器电路
另外，图5所示电路中，尚余－个二进制计数单元，正好可作为分频器2ＨZ输出信号转化为1ＨZ信号之用。
2.4译码驱动及显示单元电路
选择CD4511作为显示译码电路；
选择LED数码管作为显示单元电路。
由CD4511把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。
这里的LED数码管是采用共阴的方法连接的。
计数器实现了对时间的累计并以8421BCD码的形式输送到CD4511芯片，再由4511芯片把BCD码转变为七段数码送到数码管中显示出来。
2.5校时电路
数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。
即为用COMS与或非门实现的时或分校时电路，In1端与低位的进位信号相连；
In2端与校正信号相连，校正信号可直接取自分频器产生的1HZ或2HZ（不可太高或太低）信号；
输出端则与分或时个位计时输入端相连。
当开关打向下时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；
当开关打向上时，情况正好与上述相反，这时校时电路处于校时状态。
实际使用时，因为电路开关存在抖动问题，所以一般会接一个RS触发器构成开关消抖动电路，所以整个较时电路就如图6。
图6带有消抖电路的校正电路
2.6整点报时电路
电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。
当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的QＣ和QＡ、个位的QＤ和QＡ及秒计数器十位的QＣ和QＡ相与，从而产生报时控制信号。
报时电路可选74HC30来构成。
74HC30为8输入与非门。
图7整点报时电路
三.单元电路的设计与元器件选择
数字钟从原理上讲是一种典型的数字电路，可以由许多中小规模集成电路组成，所以可以分成许多独立的电路。
3.1六进制电路的设计
由74HC390、7400、数码管与4511组成，电路如图8。
图8六进制电路
3.2十进制电路的设计
由74HC390、7400、数码管与4511组成，电路如图9。
图9十进制电路
3.3六十进制电路的设计
由两个数码管、两4511、一个74HC390与一个7400芯片组成，电路如图
10。
图10六十进制电路
3.4双六十进制电路的设计
由2个六十进制连接而成，把分个位的输入信号与秒十位的Qc相连，使其产生进位，电路图如图11。
图11双六十进制电路
3.5时间计数电路的设计
由1个十二进制电路、2个六十进制电路组成，因上面已有一个双六十电路，只要把它与十二进制电路相连即可，详细电路见图12。
图12时间计数电路
3.6校正电路的设计
由74CH51D、74HC00D与电阻组成，校正电路有分校正和时校正两部分，电路如图13。
3.7时钟电路的设计
由晶体与2个30pF电容、1个4060、一个10兆的电阻组成，芯片3脚输出2Hz的方波信号，电路如图14。
图13校正电路
图14时钟电路
3.8整点报时电路
由74HC30D和蜂鸣器组成，当时间在59:
50到59:
59时，蜂鸣报时，电路如图15。
图15整点报时电路
3.9主要元器件的选择
1．共阴八段数码管6个；
2．CD4511集成块6块；
3．CD4060集成块1块；
4．74HC390集成块3块；
5．74HC51集成块1块；
6．74HC00集成块4块；
7．74HC30集成块1块；
四.系统电路总图及原理
将设计的各个单元电路进行级联，得到数字电子钟系统电路原理图见附录A。
五．经验体会
通过这次对数字电子钟的设计作，让我了解了电路设计的基本步骤，也让我了解了关于数字钟的原理与设计理念，要设计一个电路先进行软件模拟仿真再进行实际的电路制作。
但是最后的成品却不一定与仿真时完全一样，因为，再实际接线中有着各种各样的条件制约着。
而且，在仿真中无法成功的电路接法，在实际中因为芯片本身的特性而能够成功。
所以，在设计时应考虑两者的差异，从中找出最适合的设计方法。
通过这次学习，让我对各种电路都有了大概的了解，所以说，坐而言不如立而行，对于这些电路还是应该自己动手实际
操作才会有深刻理解
六、参考文献：
教材：
彭介华主编：
《电子技术课程设计指导》，高等教育出版社，2005年出版。
参考书：
1.毕满清主编：
《电子技术实验与课程设计》，机械工业出版社，2005年出版。
2.陈大钦主编：
《电子技术基础实验－电子电路实验、设计、仿真》，高等教育出版社，2002年出版。
3.王立欣杨春玲主编：
《电子技术实验与课程设计》（修订版），哈尔滨工业大学出版社，2005年出版。
系统电路原理总图
元器件清单
序号
名称
型号、规格
数量
1
89S52
2
LR6
4
3
ISD4002
8550
16
5
12MHZ
6
TCT40-10
7
SD411288
8
CX20106
9
CD4069
10
74LS154
11
74LS595
12
LM386
13
14
15
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
升级会员 