数字钟实习报告材料Word下载.docx
《数字钟实习报告材料Word下载.docx》由会员分享，可在线阅读，更多相关《数字钟实习报告材料Word下载.docx（24页珍藏版）》请在冰豆网上搜索。
14
2.5译码显示电路的设计·
15
2.6主体电路的装调·
17
3.功能扩展电路的设计·
3.1仿电台正点报时电路·
3.2报时电路的安装与调试·
18
（可不写）4.电路的Proteus仿真·
4.1数字钟电路软件仿真·
4.2软件仿真电路原理图·
19
5.结果分析·
20
6.设计小结·
参考文献·
21
附录一：
元器件的详细清单·
22
附录二：
数字钟实物连线图·
23
前言
20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，大力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步改善，产品更新换代的节奏越来越快。
作为电子专业的在校大学生为适应现代电子技术飞速发展的需要，更早更好地掌握所学知识，应用于实践显得尤为必要。
在竞争日益激烈的当代社会，拥有一门拿手的技能是今后生存最起码的保障。
数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.
开展课程设计利用课余时间强化我们的专业技能，在目前教育形式下是我们在校大学生与今后工作接轨的很好方式。
在未踏入社会走入工作岗位之前，初步了解产品的制作流程对日后的更好更快地进入工作角色具有很好的促进作用。
摘要
数字钟是采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。
利用数字电路知识设计数字钟，该数字钟可实现12小时计时、校时、整点报时功能。
与传统机械钟相比，它具有走时准确、显示直观无机械传动装置等优点。
整个设计采用模块化结构设计，系统分为4个模块，即计数模块、较时模块、报时模块以及显示模块。
利用555芯片构成振荡电路产生脉冲信号经分频器分频获得时基脉冲和报时脉冲。
再经计数器和译码器构成系统的主体电路，在主体电路的基础上增加相应逻辑结构构成报时电路和校时电路。
数字钟是以不同的计数器为基本单元构成的，它的用途十分广泛，只要有计时、计数的存在，便要用到数字钟的原理及结构；
同时在日期中，它以其小巧，价格低廉，走时精度高，使用方便，功能多，便于集成化而受广大消费的喜爱。
关键词：
数字钟电路设计计数器振荡器报时
Abstract
Thedigitalclockistoadoptanumericalelectriccircuitrealizationto"
hour"
"
minute"
second"
numeralshowofaccountfashionabledressestoplace.Makeuseofanumericaldesigndigitalclockoftheelectriccircuitknowledge,thatdigitalclockcancarryouttoaccountfor12hours,school,alittlebitwholetellthetimefunction.Comparedwiththetraditionalmachineclock,ithastowalkaccurate,showthatkeepingaviewtohavenomachinespreadstomovedeviceetc.advantage.Thewholedesignadoptionmoldpieceturnsastructuredesign,thesystemisdividedinto4moldpiece,thencountamoldpieceandcomparemoldpiece,tellthetimemoldpieceandmanifestationamoldpiece.WhenthePinmachinecentPinwhichmakesuseof555chipcomposingstoflaptoconcussthepulsesignaloftheelectriccircuitcreationthroughthecentacquireJipulsewithtellthetimepulse.Againthroughcountamachineandtranslateacodemachinetoconstitutethecorpuselectriccircuitofsystem,atthefoundationofcorpuselectriccircuituptheincrementcorrespondlogicstructurecomposingtotellthetimeelectriccircuit.Inthemeantimeinthedatein,itwithitcleverlymade,thepriceischeap,accuracywhilewalkGao,usageconvenience,functionmany,easytointegrationturnbutbesubjectedtolargeconsumptionoffancy.
Keywords:
ThedigitalclockCircuitDesign
TimerOscillatorChronometer
1.电路原理与设计概论
1.1方案的论证和选择
数字钟是采用数字电路实现对.时,分,秒.数字显示的计时装置,广泛用于个人家庭,车站,码头办公室等公共场所,成为人们日常生活中不可少的必需品,由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,运运超过老式钟表,钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。
诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。
本数字钟能清晰地显示时、分、秒之间的相互变化，并具有整点报时和手动较时的功能，主要用于一般的生活计时，计时精度高。
整个系统集成化程度高，电路结构相对简单，模块化明显，是提高课堂学习效果的一个很好实例。
数字钟的制作能将所学的数字电子技术很好地应用于实际制作当中。
因此，研究数字钟及扩大其应用，有着非常现实的意义。
1.1.1TTL芯片的选择
采用74LS系列的芯片为核心,虽然结构简单，但通俗易懂，不像单片机系统的复杂内部结构。
既能更好的了解数字钟的工作原理，也是广大初学者的首选芯片之一。
Ø
CMOS是场效应管构成（单极性电路），TTL为双极晶体管构成（双极性电路）
COMS的逻辑电平范围比较大（5～15V），TTL只能在5V下工作
CMOS的高低电平之间相差比较大、抗干扰性强，TTL则相差小，抗干扰能力
CMOS功耗很小，TTL功耗较大（1～5mA/门）
CMOS的工作频率较TTL略低，但是高速CMOS速度与TTL差不多相当
CMOS的噪声容限比TTL噪声容限大
通常以为TTL门的速度高于“CMOS门电路。
TTL电路是电流控制器件，而coms电路是电压控制器件。
1.1.2模块方案的选择
本次设计以数字电子钟为主，实现对时、分、秒数字显示的计时装置,周期为12小时，显示满刻度为12时59分59秒，并具有校时功能数字电子钟。
电路主要采用中74LS系列集成电路.本系统的设计电路由脉冲逻辑电路模块、时钟脉冲模块、电源模块、时钟译码显示电路模块、校时模块等几部分组成。
采用低功耗的74LS系列芯片及七段码显示器，发生器使用555振荡器、分频器74LS90将标准秒信号送入“秒计数器”。
秒计数器由74LS90、74LS92芯片来实现，分别组成两个六十进制（秒、分）的计数器；
时计数器由74LS191、74LS74芯片来实现,校时电路用来对“时”、“分”、“秒”显示数字进行调整的；
译码显示电路选用4-7译码器/驱动器74LS48构成，再经过六个LED七段显示器显示出来。
电路的设计方案（原理方框图）如图1.1所示：
特别值得一提的是，本次设计借助了Protel,Multisim（EDA）,Proteus（电路仿真软件），很大程度上提高了本次设计效率，在构建硬件之前我就对电路进行了仿真，确认上述设计方案是可行的。
1.2电路原理及其分析
如图1.1所示，数字钟电路电路系统由主体电路和扩展电路两大部分组成。
其中，主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能。
该系统的工作原理是：
振荡器产生的稳定高频脉冲信号，作为数字钟的时间基准，再经分频器输出标准秒脉冲。
秒计数器计满60后向分计数器进位，分计数计满60后向小时计数器进位，小时计数器按照“12翻1”规律计数。
计数器输出经译码器送显示器。
计时出现误差时可以用校时电路进行较时、校分、校秒。
扩展电路必须在主体电路正常运行的情况下才能进行功能扩展。
本次设计的是一个多功能数字钟，以数字形式显示时，分，秒的时间，具有有手动校时和较分的基本功能，此外在主体电路运行正常的情况下我还对电路进行了功能扩展，使其具有了仿电台正点报时功能。
仿广播电台正点报时电路在每小时的最后50秒开始报时（奇数秒时）直至下一小时开始，其中前4响为低音，最后一响为高音。
分别为51秒，53秒，55秒，57秒发低音，第59秒发高音，高音低音均持续1秒。
1.3数字钟主体电路图
图1.2数字主体电路逻辑图
2.主体电路的设计与装调
2.1振荡器的设计
振荡器是数字钟的核心。
振荡器的稳定度及频率的精确度决定了数字钟的准确程度。
通常选用石英晶体构成振荡器电路。
一般来说，振荡的频率越高，计时精度越高。
如果精度要求不高则可以采用由集成逻辑门与R、C组成的时钟源振荡器或集成电路计时器555与R、C组成的多谐振荡器,电路参数如图2所示.接通电源后，电容C1被充电，当Vc上升到2Vcc/3时，使vo为低电平，同时放电三极管T导通，此时电容C1通过R2和T放电，Vc下降。
当Vc下降到Vcc/3时，vo翻转为高电平。
电容C1放电所需时间为
tpL=R2ln2≈0.7R2C1
当放电结束时，T截止，Vcc将通过R1、R2向电容器C1充电，一；
Vc由Vcc/3上升到2Vcc/3所需的时间为
tpH=（R1+R2）C1ln2≈0.7（R1+R2）C
当Vc上升到2Vcc/3时，电路又翻转为低电平。
如此周而复始，于是，是在电路的输出端就得到一个周期性的矩形波。
其振荡频率为
f=1/（tpL+tpH）≈1.43/[（R1+2R2）C]
振荡周期：
T=T1+T2=（R1+2R2）C1In2得R1+2R2=T/C1In2=14.2k
图2.1555振荡器
故选定R1=2K,R2=5.1K
由于555定时器内部的比较器灵敏度较高，而且采用在差分电路形式，用555定时器组成的多谐振荡器的振荡频率受电源电压和温度变化的影响很小。
由信号发生器输出1Hz的脉冲信号，即秒信号。
秒信号输入计数器进行计数，并把累计结果以时分秒的数字显示出来。
振荡器是整个数字钟的核心，它产生一个频率标准，其精度和稳定度基本决定了数字钟的计时准确性，是影响数字钟志良的决定性因素之一。
2.2分频器的设计
分频器电路将1KＨz的高频方波信号经1000次分频后得到1Hz的方波信号供秒计数器进行计数。
分频器实际上也就是计数器，为秒电路输送一秒脉冲。
这里用3片十分频计数器74LS90进行分频,每经过一片74LS90,输出频率变为输入信号CP频率的1/10。
分频器的功能主要有两个
Ａ.产生标准秒脉冲信号B.提供功能扩展电路所需要的信号，如仿电台报时用的1kHz的高音频信号和500Hz的低音频信号等。
分频器首先采用三片集成74LS90芯片把555振荡管输出的1kHz高频脉冲将其转换成1Hz的标准脉冲信号稳定输出，使计数器开始从秒个位计数。
因每片为1／10分频，3三片级联则可获得所需要的频率信号，即第一片的Q0端输出频率为500Hz,第二片的Q3端输出为10Hz，第三片的Q3端输出为1Hz。
图2.2分频器逻辑图
表2.174LS191的功能表
2.3时分秒计数器的设计
Sˉ
LOˉ
M
CP
工作状态
1
↑
加法计数
减法计数
X
预置数
保持
图2.374LS191引脚图
计数器的设置包括"
时计数器和分、秒计数器的设计。
2.3.1"
时计数器设计
时计数器是一个“12翻1”的特殊进制计数器即当数字钟运行到12时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为01时00分00秒，实现日常生活中习惯用的计时规律,选用74LS191和74LS74。
表2.2“12翻1”小时计数时序
十位
个位
Q10
Q03
Q02
Q01
Q00
2
暂态
11
5
13
计数器的状态要发生两次跳跃：
一是计数器计数到9，即个位计数器状态为Q03Q02Q01Q00=1001后，在下一步计数脉冲作用下计数器进入暂态1010，利用暂态的两个1即Q03Q01使个位异步置0，同时向十位计数器进位使Q10=1；
二是计数器计到12后，在第13个计数器脉冲作用下个位计数器的状态应为Q03Q02Q01Q00=0001，十位计数器的Q10=0，第二次跳跃的十位清“0”和个位置“1”信号可由暂态为“1”的输出端Q10，Q01，Q00来产生由上述分析得74LS191的控制方程式来完成计数器第一次置“0”，计数器计到1时改变74LS191的加∕减控制模式，使其原来的加法计数器变为减法计数器在第13个计数器脉冲来到时，个位计数器减1，使十位计数器清“0”，使计数器的状态为Q10=0，Q03Q02Q01Q00=0001
用置位法将74LS191接成N进制加法计数器的步骤：
1．S￣和M接成“0”电平；
2．把初状态接到D3—D0；
3．把输出端的末状态的下一状态的“1”信号通过与非门接到LD￣端。
图2.474LS74引脚图
双D触发器74LS74
74LS74是一个边沿触发器数字电路器件，每个器件中包含两个相同的、相互独立的边沿触发D触发器电路模块。
表2.374LS74引脚功能
2.3.2分、秒计数器的设计
分和秒计数器都是模M=60的计数器,其计数规律为00—01—…—58—59—00…
选74LS92作十位计数器，74LS90作个位计数器，再将它们级联组成模数M=60的计数器。
时间计数单元有分计数和秒计数等几个部分。
要实现秒计数，须设计一个60进制计数器；
要实现分计数，须设计一个10进制计数器，这里选用74LS90实现。
74LS90是二--五十进制计数器，所以设计一个60进制秒计数器要用两个74LS90，当计数状态一到01100000立即清零。
但是用90实现六进制时须将QC,QA分别接R0
（1）、R0
（2），这样由启动停止电路输出的启动停止秒表工作的信号就无法接到R0
（1）、R0
（2）处控制。
所以本设计中改用74LS92实现60进制计数。
图2.574LS90引脚图
图2.674LS90构成十进制计数器
表2.474LS90功能表
输入
输出
功能
清0
置9
时钟
QDQCQBQA
R0
（1）、R0
（2）
S9
（1）、S9
（2）
CP1CP2
×
×
0×
0
0
↓1
QA输出
二进制计数
1↓
QDQCQB输出
五进制计数
↓QA
QDQCQBQA输出8421BCD码
十进制计数
QD↓
QAQDQCQB输出5421BCD码
11
不变
保持
图2.874LS92复位计数功能表
图2.774LS92引脚图
表2.574LS92计数功能表
74LS92内部是由4个主从触发器和用作除2计数器及计数周期长度为除6的3位2进制计数器所用的附加选通所组成。
为了利用本计数器的最大计数长度（十二进制），可将QB输入同QA输出连接，输入计数脉冲可加到输入A上，此时输出如功能表
（2）所示。
所以六十进制计数器电路图如下
图2.974LS92及74LS90
构成六十进制计数器
74LS92计数功能表
2.4校时电路的设计
对校时电路的要求是，在小时校正时不影响分和秒的正常计数；
在分校正时不影响秒和小时的正常计数。
校时方式有两种——“快校时”和“慢校时”，“快校时”是，通过开关控制，使计数器对1Hz的校时脉冲计数。
“慢校时”是用手动产生单脉冲做校时脉冲。
图（）所示的为校时、校分电路。
其中S1为校“分”用的控制开关，S2为校“时”用的控制开关，它们的控制功能如表1.1所示。
校时脉冲采用分频器输出的1HZ脉冲。
同时为了缓解开关S1或S2为“0”或“1”时产生的抖动，需在开关处各并接一电容。
校时电路
校对电路原理
当数字钟出现误差时，需校准。
校对时间总是在标准时间到来之前进行，一般分四个步骤：
首先把小时计数器置到所需的数字；
然后再将分计数器置到所需数字；
在此同时或之后，应将秒计数器清零，时钟暂停计数，处于
图2.10校时电路逻辑图
等待启动；
当选定的标准时刻到
达的瞬间，按起动按钮，电路则从所预置时间开始计数。
当数字钟接通电源或或者计时出现误差时,需要校正时间（或称校时）。
校时是数字钟应具备的基本功能。
一般电子手表都具有时、分等校时功能。
为使电路简单，这里只进行分和小时的校时。
对校时电路的功能是，在小时校正时不影响分和秒的正常计数；
校时方式有“快校时”和“
升级会员 