简易数字频率计Word文档下载推荐.docx

资源描述

简易数字频率计Word文档下载推荐.docx

《简易数字频率计Word文档下载推荐.docx》由会员分享，可在线阅读，更多相关《简易数字频率计Word文档下载推荐.docx（24页珍藏版）》请在冰豆网上搜索。

简易数字频率计Word文档下载推荐.docx

=±

1或N1=N+1，N1的相对误差为

由N1的相对误差可知，N的数知愈大，相对误差愈小，两者成反比关系。

因此，在f已确定的情况下，为减小N1的相对误差，可通过增大Tg的方法来减小测量误差。

但是，增大Tg会使测量的响应时间变长。

当Tg为一确定值时，例如1s，则有

而f=N,故有f1的相对误差：

从上式可以看出，f1的相对误差与f成反比关系，即信号频率越高，误差越小；

而信号频率越低，则测量误差越大。

因此测频法适合于对高频信号的测量，频率越高，测量精度也越高。

2.测周法

首先把被测信号通过二分频，获得一个高电平时间或低电平时间都是一个信号周期T的方波信号；

然后用一个已知周期T0的高频方波信号作为计数脉冲，在一个周期T的时间内对f0信号进行计数，如图3所示。

被测信号f

信号二分频

高频信号f0

图3测周法测量原理

若在T时间内的计数值为N2，则有

的绝对误差为

。

的相对误差为

从

的相对误差可以看出，周期测量的误差信与信号频率成正比，而与高频标准计数信号的频率成反比。

当

常数时，被测信号频率越低，误差越小，测量精度也就越高。

3.T/M法

T/M法测量是采用两个计数器，分别对被测f和高频标准计数信号

进行计数，T/M法的测量原理如图4所示。

图4T/M法测量原理

在确定的检测时间内，若对被测信号

的计数值为

，而对高频信号

但对

信号的计数，必须直到

信号在第一个计数器停止计数后的一个完整的

信号周期。

由此可知，N个F信号周期的时间为

，故每个F信号周期的时间为

，则有

的相对误差为

由

的相对误差可知，T/M法测量的误差与信号频率成正比，与高频标准信号的频率成反比，但随f的增大，

也增大。

由上式还可以看出，

的相对误差实际上是由M法误差

与T法误差

两部分组成。

频率测量方案的选择

根据要求，首先需要确定能满足这些指标的频率测量方法。

由上面的频率测量法可知，测周法适合于对低频信号的测量，而测频法适合对较高频率信号的测量。

但由于用测周法所获得的信号周期数据，还需要求倒运算才能得到信号的频率，而二进制数的求倒运算用中小规模的集成电路较难实现，因此，测周法不适合本实验。

测频法的测量误差与信号频率成反比，信号频率越低，误差越大，信号频率越高，其误差越小。

但用测频法所获得的测量数据，在闸门时间为1s时，不需要进行任何换算，计数器所计数据就是信号频率。

另外，本实验要求所测频率较高，因此本设计选择测频法。

由测频法构成的数字频率计的原理框图如图1所示。

当闸门信号为高电平时，被测信号经过与门作为计数器的时钟脉冲，计数器开始计数，当闸门信号为低电平时，与门被封锁，计数器停止计数。

如果闸门宽度为1秒，则闸门时间内计数器的计数值就是被测信号的频率。

为保证测频准确，在每次闸门信号开通前必须让计数器处于零状态，保证计数器每次都从零开始计数，因此，在闸门信号变为高电平前，必须给计数器提供一个清零脉冲信号。

如果计数器的输出直接连接译码显示电路，则在闸门信号高电平期间，频率计的显示随着计数值的增加不断变化，为了防止这种现象，在计数器和译码显示之间增加一级锁存电路，当计数器停止工作后，才对计数值锁存并送给译码显示电路。

这一部分可由时基电路和控制电路完成，它们之间的关系可由图5表示。

计数

锁存

清零

时基信号

计数信号

锁存信号

清零信号

图5时基及控制电路波形图

由于要求用显示4位二进制，而最大测量值为9999KHz，因此我们选择显示单位为KHz，当被测号比较大时，我们使被测信号经分频后进入测量电路，同时控制小数点的移位。

本设计还附加有超量程指示功能。

三、选择器件

本设计所用器件：

74LS00（四2输入与非门）一片

74LS08（四2输入与门）一片

74LS04（六反向器）一片

74LS74（D触发器）两片

74LS160（同步十进制计数器）八片

74LS273（八上升沿D触发器）两片

74LS153（双四选一数据选择器）一片

555定时器三个

运算放大器一个

七段LED数码管四个（带小数点）

LED指示灯一个

电阻、电容、导线若干

下面对所用芯片做一下简要介绍：

1．74LS00是四2输入与非门，其逻辑符号，逻辑功能表，内部原理图分别如下：

图3与非门逻辑符号图474L00管脚图

2．74LS04为六反相器其逻辑符号、逻辑功能表、内部原理图分别如下

3．74LS08为四2输入与门，其逻辑符号，逻辑功能表，内部原理图图如下

4．74LS74为上升沿有效的D触发器，其功能表，管脚图，及逻辑符号如下

5．74LS160为同步十进制计数器，其逻辑符号，逻辑功能表，内部原理图分别如下：

表574LS160逻辑功能表

EPET

工作状态

置零

脉冲

预置数

保持

保持（RCO=0）

计数

在74LS160中LD为预置数控制端，D0-D3为数据输入端，C为进位输出端，RD为异步置零端，Q0-Q3位数据输出端，EP和ET为工作状态控制端。

当RD=0时所有触发器将同时被置零，而且置零操作不受其他输入端状态的影响。

当RD=1、LD=0时，电路工作在预置数状态。

这时门G16-G19的输出始终是1，所以FF0-FF1输入端J、K的状态由D0-D3的状态决定。

当RD=LD=1而EP=0、ET=1时，由于这时门G16-G19的输出均为0，亦即FF0-FF3均处在J=K=0的状态，所以CP信号到达时它们保持原来的状态不变。

同时C的状态也得到保持。

如果ET=0、则EP不论为何状态，计数器的状态也保持不变，但这时进位输出C等于0。

当RD=LD=EP=ET=1时，电路工作在计数状态。

从电路的0000状态开始连续输入10个计数脉冲时，电路将从1010的状态返回0000的状态，C端从高电平跳变至低电平。

利用C端输出的高电平或下降沿作为进位输出信号。

图1574LS160内部原理图

6．74LS273为八上升沿D触发器，当脉冲CP的正跳变来到时，锁存器的输出等于输入，即Q=D，从而将计数器输出值送到锁存器输出端。

正脉冲结束后，无论D为何值，输出Q的值保持不变。

图1674LS273内部原理图

图1774LS273逻辑符号及管脚图

7．74LS153是双四选一数据选择器，根据控制端逻辑值控制输出。

其逻辑符号及真值表如下：

74LS153D

2C0

2C1

2C2

2C3

~1G

1C0

1C1

1C2

1C3

~2G

图1874LS153逻辑符及逻辑真值表

8．555定时器

输入0

输出

阈值输入（vI1）

触发输入（vI2）

复位（

）

输出（

放电管T

导通

截止

不变

表6555定时器功能表

由图可知，当5脚悬空时，比较器C1和C2比较电压分别为2/3VCC和1/3VC

当vI1>

2/3VCC，vI2>

1/3VCC时，比较器C1输出低电平，比较器C2输出高电平基本RS触发器被置0,放电三极管T导通，输出端vO为低电平。

当vI1<

2/3VCC，vI2<

1/3VCC时，比较器C1输出高电平，比较器C2输出低电平，基本RS触发器被置1,放电三极管T截止，输出端vO为高电平。

　　当vI1<

1/3VCC时，基本RS触发器R=1、S=1,触发器状态不变，电路亦保持原状态不变。

综合上述分析，可得555定时器功能表如表6所示。

四、功能模块

1．时基电路模块

时基电路的作用是产生一个标准时间信号（高电平时间为1s的方波）可由555定时器构成的多谐振荡器产生或通过晶体振荡器分频获得，为了尽量选择常用器件，这里选择前者，时基电路图如图21所示：

图21时基及放大电路图

若f0=1/（t1+t2）=0.8Hz,t1=1s,t2=0.25s由式t1=0.7（R1′+R2）C（R1′为R1与Rp接入电路的实际值之和）,t2=0.7R2C，可以计算出电阻R1′，R2及电容C的值。

若取电容C=10uF，

则R2=t2/（0.7C）=35.7K取标称值36KΩ。

R1′=t1/（0.7C）-R2=107KΩ取标称值R1=47KΩ，Rp=100KΩ（实验时调为60KΩ）。

为了使后后面的单稳态触发器有效触发，还需要对时基电路输出方波进行幅值放大。

其各阻值选择如图所示。

（1）电路仿真

用Multisim对电路进行仿真，仿真电路波形如图22所示。

有图可以看出，用555定时器构成的多谐振荡器经放大电路放大后输出高电平为1秒的时基信号。

图22时基及放大电路仿真波形

（2）硬件测试

按照时基电路图在数电实验箱上搭接线路，检查无误后接通电源，用双踪示波器（输人耦合方式置DC档）观察时基电路的输出波形，应如时基电路仿真波形图，其中t1=1s，t2=0.25s，实际观察中发现时基信号高电平时间不到1s,由于时基电路采用有555定时器构成的占空比可调的多谐振荡器，调节可变电阻Rp即可改变高电平时间，重新调节时基电路中Rp的阻值，使其满足要求。

由于Rp采用的100KΩ电位器精度不够，调节时时间很难严格等于1s，为提高测量精度，可再串联一100Ω电位器Rp′，这样，Rp起粗调作用，Rp′起细调作用。

经过改进后，时基信号精度明显提高，通过示波器观察时基信号波形，满足设计要求。

2．逻辑控制模块

LM555CM*

GND

DIS

OUT

RST

VCC

THR

CON

TRI

10nF

10k¦

2uF

IC=0V

220pF

47k¦

图23逻辑控制电路

在时基信号结束时的负跳变用来产生锁存信号，锁存信号的负跳变又用来产生清零信号，脉冲信号和清零信号可由两个单稳态触发器产生，它的脉冲宽度由电路时间常数确定。

由于Multisim中无单稳态触发器芯片，实验中用555定时器构成单稳态触发器。

由于实验中对单稳态触发器产的时脉冲信号无特殊要求（只要求两脉冲时间之和小于时基信号低电平时间），我们选择的各器件值如电路图中所示。

用Multisim对总电路进行仿真，仿真波形如图24所示

图24逻辑控制电路仿真波形

（2）硬件测试

按控制电路图连接线路，检查无误后接通电源，用双踪示波器观察锁存脉冲和清零脉冲的波形。

测试中发现锁存脉冲波形正常，但观察不到清零脉冲波形，检查电路并无接线错误。

考虑到第二片74LS121的触发脉冲位前一片74LS121产生的锁存信号，造成未产生清零脉冲的原因有可能为触发脉冲能量不够，造成触发不可靠。

解决办法为加宽触发脉冲（锁存脉冲）的宽度，即调整第一片74LS121的参数，使其脉宽由原来的tw1=0.02s调整为tw1=0.005s，调整参数时要注意的问题是要保证调整后清零脉冲出现的时刻要在下一个时基信号到来之前，即对计数器清零要在下一个计数脉冲到来之前，所以要求tw1+tw2≤0.25s.调整后观察到波形正确。

3．分频及量程控制模块

保持闸门时间不变，通过改变被测信号的频率来提高测频范围。

若闸门[宽度为1s，当对不分频的被测信号计数时，则频率计的量程为×

１档；

当对10分频后的被测信号进行测量，则量程为×

10档；

当对100分频后的信号进行测量时，则量程为×

100档；

以此类推可以方便地测量各种高频信号的频率。

本设计用三片74LS160实现10分频，100分频，1000分频的功能。

74LS160D

RCO

ENP

ENT

~LOAD

~CLR

CLK

NOT

1分频信号

10分频信号

100分频1000分频

信号信号

被测

信号

图25分频及量程控制电路

由于本设计要求用4位二进制显示，故单位用KHz，各量程时小数点位置如下表所示

表7小数点位置

频率范围

小数点位置

.×

设计要求用一个按钮开关控制量程，即控制小数点的位置，当脉冲按钮按一下，则计数器（接成四进制）输出B=0A=1，通过数据选择器选择不分频信号进行测量，小数点位于第一个显示数后。

当再按一次按钮开关，计数器输出B=1A=0，此时通过数据选择器选择10分频信号进行测量，小数点位于第二个显示数之后。

当再按一次按钮开关，计数器输出B=1A=1，此时通过数据选择器选择100分频信号进行测量，小数点位于第三个显示数之后。

当再按一次按钮开关，计数器输出B=1A=0，此时通过数据选择器选择10分频信号进行测量，小数点位于第四个显示数之后（实际可不显示）。

表8小数点控制电路真值表

根据真值表可得

故其电路接法如图26所示。

NAND2

NOT*

U10

脉冲按钮信号

信号输入

信号选择后输出

图26小数点控制电路图

通过脉冲按钮控制计数器输出，从而控制小数点位置及测量信号分频数，实现不同的量程。

图27分频及量程控制电路图

用Multisim对分频及量程控制电路进行仿真，其仿真波形如图所示。

图28分频电路仿真波形

分频电路仿真波形

图29小数点控制及分频输出仿真波形

按分频及量程控制电路图接好电路，在输入端加上2000Hz的矩形脉冲，按动脉冲按钮开关，用频率计观察各分频电路的输出及小数点的位置，结果完全符合设计要求。

4．计数、锁存、显示模块

图30计数、锁存、显示电路图

根据题意频率值由四位数字显示，则计数器相应的应该是10000进制。

10000进制计数器可由四片74LS160构成，由于74LS160为下降沿触发的，所以将低位的进位输出经反向器反向后连到高一位的CP端，即可构成10000进制计数器。

锁存的作用是将计数器在1s结束时所计得的数进行锁存，使显示器上能稳定地显示此时的计数值。

1s计时时间结束时逻辑电路发出锁存信号，将此时计数器的值送显示电路。

选用8位锁存器74LS273可以完成上述功能，当脉冲CP的正跳变来到时，锁存器的输出等于输入，即Q=D，从而将计数器输出值送到锁存器输出端。

正脉冲结束后，无论D为何值，输出Q的值保持不变，所以在计数期间，计数器输出不会送到显示电路。

显示可由7段数码显示管实现，只需将锁存后四位输出对应接到四个数码显示管即可。

（1）仿真波形

图31计数、锁存、显示仿真波形图

按计数、锁存、显示电路连好电路，第一片74LS160CP脉冲输入端输入1KHz的方波信号，当开关由低电平接到高电平时，显示器显示数据，证明设计正确。

5．

超量程指示模块

图32超量程指示电路图

如果计数器的最后位发生溢出，则必须给出超量程指示，否则会得到错误的结果，因此本设计在符合要求的基础上附加超量程指示功能。

其原理为：

当出现超量程时计数器的最后位产生一进位信号，此信号使触发器F0的Q置1，当锁存脉冲来到时，实现超量程指示。

由于触发器F0清零脉冲的作用，如果下次被测信号频率不超量程，超量程指示灯会自动复位。

图33超量程指示仿真波形图

按图32接好电路，给超量程指示端输入一正脉冲，然后给锁存信号端输入一正脉冲，则超量程指示灯亮，给清零信号输入一负脉冲，则指示灯熄灭，从而验证了设计的正确性。

五、总体设计电路图

六、

脉冲按钮开关

图34总体电路图

由555定时器组成的单稳态触发器输出高电平为1s的基准脉冲信号，高电平期间，计数器对经分频后被测信号（根据被测信号的大小选择量程，从而控制小数点位置及各分频信号）进行计数，当下降沿到来时触发单稳态触发器输出一正脉冲，此正脉冲做为锁存信号把锁存器里的数据送给显示器显示（如果计数器最高位有进位输出，则超量程指示灯会亮）。

当单稳态触发器输出的正脉冲下降沿到来时触发第二个单稳态触发器输出一正脉冲，此脉冲经反向后做为计数器的清零信号。

用Multisim对总电路进行仿真，用函数发生器作为被测信号，加到被测信号输入端，函数发生器设定为方波，频率为1KHz，锁存信号到来之时，观察到数码显示管显示0.995KHz，从而设计电路得到验证

根据总体电路图连接电路，当被测信号为1KHz，锁存信号到来之时，数码显示管显示0.991KHz，等一段时间后，显示器再次显示0.995KHz，误差在允许范围内，从而设计电路得到验证。

六、设计的优化及总结

本设计中计数部分由四片74LS160接成10000进制计数器，采用的是异步接法，即以低位的进位输出反向后作为高一位的计数脉冲，由于异步接法性能不如同步接法，所以设计中可采用同步接法，即四片74LS160的CP端都接闸门输出信号，将低位的进位输出连到高位的使能控制端ET、EP，即有来自低位的进位时，该片工作，开始计数，没有低位进位时不计数。

采用同步计数法可以提高所设计频率计的性能如测量精度等，所以可以用同步计数法对设计进行优化。

另外，本设计如果用七位十进制数显示，则显示单位可设为Hz,对频率的测量将更方便。

如果时基信号由晶振经过分频得到，产生的时基将更精确。

　　通过简易数字频率计的设计，使我认识到理论与实际的差异，只有把理论应用到实际中，才能发挥理论的作用，同时在学习中也要加强动手能力的培养。

展开阅读全文