数字电子钟的设计北华Word格式.docx
《数字电子钟的设计北华Word格式.docx》由会员分享，可在线阅读，更多相关《数字电子钟的设计北华Word格式.docx（12页珍藏版）》请在冰豆网上搜索。
3.5.4校时模块clk_j的原理图文件16
3.5.5分频模块clk_q的原理图文件16
3.5.6输入模块clk_i的原理图文件17
4.仿真调试17
5课程设计总结18
6参考文献19
附录：
引脚锁定20
1.QuartusII软件介绍
QuartusII是Altera公司的综合性PLD开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（AlteraHardwareDescriptionLanguage）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。
QuartusII可以在XP、Linux以及Unix上使用，除了可以使用Tcl脚本完成设计流程外，1.提供了完善的用户图形界面设计方式。
具有运行速度快，界面统一，功能集中，易学易用等特点。
QuartusII支持Altera的IP核，包含了LPM/MegaFunction宏功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。
对第三方EDA工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方EDA工具。
此外，QuartusII通过和DSPBuilder工具与Matlab/Simulink相结合，可以方便地实现各种DSP应用系统；
支持Altera的片上可编程系统（SOPC）开发，集系统级设计、嵌入式软件开发、可编程逻辑设计于一体，是一种综合性的开发平台。
MaxplusII作为Altera的上一代PLD设计软件，由于其出色的易用性而得到了广泛的应用。
目前Altera已经停止了对MaxplusII的更新支持，QuartusII与之相比不仅仅是支持器件类型的丰富和图形界面的改变。
Altera在QuartusII中包含了许多诸如SignalTapII、ChipEditor和RTLViewer的设计辅助工具，集成了SOPC和HardCopy设计流程，并且继承了MaxplusII友好的图形界面及简便的使用方法。
AlteraQuartusII作为一种可编程逻辑的设计环境,由于其强大的设计能力和直观易用的接口。
1摘要
1.1电子时钟一般都是用晶振产生标准时间，然后根据要显示的时间，确定好之间的进位关系，用计数器就可以。
计数器的状态直接就可以用来显示时间，中小规模的话，接个一般的七段字形译码器再接LED管。
1.2石英晶体振荡器和六级十分频器组成标准秒发生电路。
其中“非”门用作整形以进一步改善输出波形。
利用二-十计数器的第四级触发器
Q3端输出脉冲频率是计数脉冲的1/10，构造一级十分频器。
石英晶体振荡器的震荡频率为1MHz，则经六级十分频后，输出脉冲的频率为1Hz，即即周期为1s，即标准秒脉冲。
标准秒脉冲进入秒计数器进行六十分频后，得出分脉冲；
分脉冲进入分计数器再经六十分频后得出时脉冲；
时脉冲进入时计数器。
时、分、秒各计数器经译码显示出来。
最大显示值为23小时59分59秒，再输入一个脉冲后，显示复位成零。
1.3校时显示时间的计数器可以用74LS160系列，校时就是给数据输入端送数，确定的时候产生个电平信号直接改变电路状态值，就是时间调整。
1.4整点报时，计数器满进制都有输出的，这里是满一小时报数一
次，把表示分钟的计数器里面那个6进制的，用它在循环一圈的时候输出个值，驱动一个扬声器就可以。
2设计方案
2.1设计内容
在本课程设计中，我们要做出一个具有秒、分、小时功能的电子时钟数字显示电路。
其中分为基本部分和拓展部分，基本部分是该时钟的最基本特征，其中技术指标为：
1、由振荡电路产生标准秒脉冲信号；
2、经分频电路、计数电路、译码电路后，由数码显示管显示数字；
3、秒和分为60进制，小时为24进制。
4、校时电路，对秒分时进行校对；
5、报时电路，在整点之前进行“四低一高”报时，且对秒计数器清零
该数字钟是由秒脉冲发生器（由振荡器、分频器构成），秒计数器，分计数器，小时计数器，校时电路，报时电路和显示电路等几部分组成。
其组成框图如下
2.3基本工作原理说明
数字电子钟要想最终设计成功必须要有精确而稳定的秒信号产生，通常先用555振荡器产生32768Hz的脉冲，经过整形、分频产生1Hz的秒脉冲。
分频用CD4060分出2Hz的脉冲，再用CD4013分出1Hz的脉冲。
然后1Hz脉冲经过校时电路送到秒计数器的个位，秒计数器是由两块74LS160组成的六十进制计数器，其十位TC接校时电路。
校时电路的CP1接分计数器个位的CLK端，分计数器也是由两块74LS160组成的六十进制计数器，分计数器的十位的TC端接入校时电路。
校时电路的CP2接时计数器的CLK端，分计数器是由两块74LS160组成的二十四进制计数器。
校时电路的S1、S2、S3控制“校时”、“校分”和“校秒”。
各个计数器分别接译码器，各个译码器分别接显示器。
电路的基本原理就是这样。
时钟信号源时钟信号源是时钟类项目的心脏，他的精确度直接影响到整个项目的性能。
要产生1Hz脉冲可用555多谐振荡器。
555多谐振荡器的优点是起振容易，振荡周期调节范围广。
3.2分频器的实现因为时钟信号源已选中使用32768Hz,而输出的要求是1Hz的秒时钟信号，所以分频器需要实现2的分频功能。
可以采用专用分频器，如六分频，十二分频，1/60分频器，常用集成电路有74LS92，74LS56,74LS57等。
也可以用各种进制计数器构成分频器，如CD4020,CD4040,CD4060，异步十进制计数器74LS90，同步十进制计数器74LS290，双时钟同步加减计数器74LS192都可以很容易构成十进制，十二进制，二十四进制，六十进制分频器。
还可以用脉冲分配器，如CD4017,CD4022.除此以外还可采用带有7段译码器的十进制计数器，连接LED时可以不再需要外加译码，如CD4026,CD4033。
结合本实验的特点，最后我使用了十四位2进制计数器CD4060，它可以进行214次分频，再用CD4013尽可以完成215分频了，就得到了1Hz脉冲。
3.3译码显示器译码显示器可用带译码器的LED数码显示管，它的显示管可接受4输入8421BCD编码，因其内部有译码器，比较方便。
也可用译码芯片＋LED数码显示管，可采用74LS47，74LS48,CD4511等集成电路将BCD码译成段码发送给8段发光二极管数码管，当然要选择相配的共阴极或共阳极译码驱动器。
在这个电路中我选择了CD4511+LED数码显示管。
电子时钟电路实际上是对1kHz的标准频率进行计数的计数电路。
多功能电子时钟是采用数字电路实现“时”、“分”、“秒”数字显示的计数装置，具体实现为：
用555振荡器产生1秒的标准“秒”信号：
设计60进制计数器，即60秒累计1分;
60分累计1小时，并以24小时为一计时周期；
各自引到显示器能显示“时”、“分”、“秒”；
具有整点报时功能。
由于起始时间不可能与标准时间一致，故需要在电路上加一校时电路，同时标准的1kHz时间信号必须做到准确稳定。
3.功能模块
3.1产生脉冲电路（555振荡器）
下图是由555定时器构成的1kHz的自激振荡器，其原理是
，f＝1/t＝1kHz。
3.2秒模块
秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。
当计数到59时清零并重新开始计数。
秒的个位部分的设计：
利用十进制计数器74LS160设计10进制计数器显示秒的个位。
个位计数器由0增加到9时产生进位，连在十位部计数器脉冲使能端ENP，ENT，接通秒的十位显示电路，秒的十位进一，从而实现10进制计数和进位功能。
当秒的个位为9和秒的十位为5时，将三个输入引脚接入与非门，将结果放到置位端LDN，将秒的十位和个位进行清零，重新计数，同时向分的个位发送一个脉冲，进行计数。
3.3分模块
分的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。
分的十位和个位部分的设计：
利用十进制计数器74LS160设计10进制计数器显示分的十位和个位。
个位计数器由0增加到9时产生进位，连在十位的计数器脉冲使能端ENP，ENT，接通秒的十位显示电路，秒的十位进一，从而实现10进制计数和进位功能。
当分的个位为9和分的十位为5时，将三个输入引脚接入与非门，将结果放到置位端LDN，将秒的十位和个位进行清零，重新计数，同时向小时的个位发送一个脉冲，进行计数。
3.4时模块
小时模块采用两片74LS160芯片组成24进制计数器，对分钟传过来的脉冲进行计数，当计数到23时停止计数，分的个位和十位设计都是采用74LS160进行设计。
当小时的十位为2且小时的个位为3时，执行置位功能，小时的个位和十位清零。
3.5时钟顶层文件设计
3.5.1时间计数器模块clk的原理图文件
3.5.2动态显示模块clk_d的原理图文件
3.5.3报时模块clk_y的原理图文件
3.5.4校时模块clk_j的原理图文件
3.5.5分频模块clk_q的原理图文件
3.5.6输入模块clk_i的原理图文件
4.仿真调试
在完成实验电路的仿真后，我将程序下载到ZY11EDA13BE实验箱上，实验箱使用的芯片为EP1K30QC208-2，管脚封装见附录1.起初下载到实验箱的时候数字时钟能进行正常的计数，但是有一项功能他不能完成，就是整点报时功能，后来经过检查，顶层文件中的报时电路有问题，最后检查到一个门电路的时候，发现是一个门电路接错了。
改过来之后，运行一下，最后达到了预期的效果，完成了实习的目的与要求。
编译前的的注意事项：
1.检查好自己连的电路图，确保电路图准确无误，在进行仿真。
2.对顶层文件下的每一个文件都要运行，保证无错误。
3.在进行仿真的时候，要对每一个引脚进行封装，以保证在运行的时候，能让芯片读取到你需要的引脚，保证程序正确的运行。
4.由于电子数码管得承载电流不能太高，因此译码器通往显示数码管的线路上需要接上电阻以分压避免数码管损坏，如果在通电的情况下，数码管太亮或太暗，则需要更改电阻进行调节。
5.调试的过程中如果出现计数不正常，则多是由于级联、进位等链接出现问题，应予以详细的检查，因为此处的线路错综复杂很容易出错；
另外电子管得线路也比较多，链接的时候应该注意连线的质量，以避免返工。
5课程设计总结
经过两日的努力，终于将本次实习设计做完了，并在连线过程中多次出现错误，经过别人的指导才最终连线成功。
在本次课程设计过程中，我增强了自己的动手能力和分析能力。
通过跟老师和同学的交流，也通过自己的努力，我按时完成了这次课程设计。
在过程中，我学会了很多，也看到了很多自己的不足之处。
在以后的学习生活中，会努力学习专业知识，完善自我，为将来的发展做好充分的准备。
总之，在这次课程设计中，我受益匪浅，学到了很多书本上所没有的东西，懂得了理论和实际联系的重要性。
在以后的学习中，我不仅要把理论知识掌握牢固，更要提高自己的动手能力和分析能力。
在完成课程设计的这几天中，老师给予了我们很大的帮助。
他们不仅是指导我完成了设计，还教会了我做设计的一般步骤、设计思想和设计方法。
当我们对此课程设计无从下手的时候，指导老师专心地为我们讲解，为我们解决了很多实际存在的困难和问题。
在此我衷心的感谢一直不辞辛劳为我们指明方向的老师，也要感谢教会我知识的学校为我提供实践的场所和实践器材，还要感谢我的那些耐心帮助我的同学们。
通过这次的课程设计，不仅使我学到了很多专业方面的知识，也让我明白了不畏困难、勇于攀登艰难的重要性，这对我未来的学习和生活产生很大的影响。
在此，再次感谢我的学校、老师和同学们。
6参考文献
数字系统设计邹彦编著航空工业出版社
电子技术基础（第五版）康华光主编高等教育出版社
引脚锁定
此系统设计选用EP1K30QC208-2器件，其引脚锁定见下表：
引脚锁定表
信号名称
引脚号
SEL[0]
7
LED[4]
12
HP
45
SEL[1]
8
LED[3]
13
MP
46
SEL[2]
9
LED[2]
14
CLK2K
79
LED[6]
10
LED[1]
15
Y
68
LED[5]
11
LED[0]
16
升级会员 