技术规范知识32.docx
《技术规范知识32.docx》由会员分享，可在线阅读，更多相关《技术规范知识32.docx（6页珍藏版）》请在冰豆网上搜索。
技术规范知识32
基于ZigBee技术的射频芯片CC2430
引言
ZigBee采纳IEEE802.15.4标准，利用全球共用的公共频率2.4GHz，应用于监视、操纵网络时，其具有特不显著的低成本、低耗电、网络节点多、传输距离远等优势，目前被视为替代有线监视和操纵网络领域最有前景的技术之一。
CC2430芯片以强大的集成开发环境作为支持，内部线路的交互式调试以遵从IDE的IAR工业标准为支持，得到嵌入式机构专门高的认可。
它结合Chipcon公司全球先进的ZigBee协议栈、工具包和参考设计，展示了领先的ZigBee解决方案。
其产品广泛应用于汽车、工控系统和无线感应网络等领域，同时也适用于ZigBee之外2.4GHz频率的其他设备。
1CC2430芯片的要紧特点
CC2430芯片延用了以往CC2420芯片的架构，在单个芯片上整合了ZigBee射频（RF）前端、内存和微操纵器。
它使用1个8位MCU（8051），具有128KB可编程闪存和8KB的RAM，还包含模拟数字转换器（ADC）、几个定时器（Timer）、AES128协同处理器、看门狗定时器（Watchdogtimer）、32kHz晶振的休眠模式定时器、上电复位电路（PowerOnReset）、掉电检测电路（Brownoutdetection），以及21个可编程I/O引脚。
CC2430芯片采纳0.18μmCMOS工艺生产，工作时的电流损耗为27mA；在接收和发射模式下，电流损耗分不低于27mA或25mA。
CC2430的休眠模式和转换到主动模式的超短时刻的特性，特不适合那些要求电池寿命特不长的应用。
CC2430芯片的要紧特点如下：
◆高性能和低功耗的8051微操纵器核。
◆集成符合IEEE802.15.4标准的2.4GHz的RF无线电收发机。
◆优良的无线接收灵敏度和强大的抗干扰性。
◆在休眠模式时仅0.9μA的流耗，外部的中断或RTC能唤醒系统;在待机模式时少于0.6μA的流耗，外部的中断能唤醒系统。
◆硬件支持CSMA/CA功能。
◆较宽的电压范围（2.0～3.6V）。
◆数字化的RSSI/LQI支持和强大的DMA功能。
◆具有电池监测和温度感测功能。
◆集成了14位模数转换的ADC。
◆集成AES安全协处理器。
◆带有2个强大的支持几组协议的USART，以及1个符合IEEE802.15.4规范的MAC计时器，1个常规的16位计时器和2个8位计时器。
◆强大和灵活的开发工具。
2CC2430芯片的引脚功能
CC2430芯片采纳7mm×7mmQLP封装,共有48个引脚。
全部引脚可分为I/O端口线引脚、电源线引脚和操纵线引脚三类。
2.1I/O端口线引脚功能
CC2430有21个可编程的I/O口引脚，P0、P1口是完全的8位口，P2口只有5个可使用的位。
通过软件设定一组SFR寄存器的位和字节，可使这些引脚作为通常的I/O口或作为连接ADC、计时器或USART部件的外围设备I/O口使用。
I/O口有下面的关键特性：
◆可设置为通常的I/O口，也可设置为外围I/O口使用。
◆在输入时有上拉和下拉能力。
◆全部21个数字I/O口引脚都具有响应外部的中断能力。
假如需要外部设备，可对I/O口引脚产生中断，同时外部的中断事件也能被用来唤醒休眠模式。
1～6脚（P1_2～P1_7）:
具有4mA输出驱动能力。
8，9脚（P1_0，P1_1）:
具有20mA的驱动能力。
11～18脚（P0_0～P0_7）:
具有4mA输出驱动能力。
43，44，45，46，48脚（P2_4，P2_3，P2_2，P2_1，P2_0）:
具有4mA输出驱动能力。
2.2电源线引脚功能
7脚（DVDD）：
为I/O提供2.0～3.6V工作电压。
20脚（AVDD_SOC）：
为模拟电路连接2.0～3.6V的电压。
23脚（AVDD_RREG）：
为模拟电路连接2.0～3.6V的电压。
24脚（RREG_OUT）：
为25，27～31，35～40引脚端口提供1.8V的稳定电压。
25脚（AVDD_IF1）：
为接收器波段滤波器、模拟测试模块和VGA的第一部分电路提供1.8V电压。
27脚（AVDD_CHP）：
为环状滤波器的第一部分电路和充电泵提供1.8V电压。
28脚（VCO_GUARD）:
VCO屏蔽电路的报警连接端口。
29脚（AVDD_VCO）:
为VCO和PLL环滤波器最后部分电路提供1.8V电压。
30脚（AVDD_PRE）:
为预定标器、Div2和LO缓冲器提供1.8V的电压。
31脚（AVDD_RF1）:
为LNA、前置偏置电路和PA提供1.8V的电压。
33脚（TXRX_SWITCH）:
为PA提供调整电压。
35脚（AVDD_SW）:
为LNA/PA交换电路提供1.8V电压。
36脚（AVDD_RF2）:
为接收和发射混频器提供1.8V电压。
37脚（AVDD_IF2）:
为低通滤波器和VGA的最后部分电路提供1.8V电压。
38脚（AVDD_ADC）:
为ADC和DAC的模拟电路部分提供1.8V电压。
39脚（DVDD_ADC）:
为ADC的数字电路部分提供1.8V电压。
40脚（AVDD_DGUARD）:
为隔离数字噪声电路连接电压。
41脚（AVDD_DREG）:
向电压调节器核心提供2.0～3.6V电压。
42脚（DCOUPL）:
提供1.8V的去耦电压，此电压不为外电路所使用。
47脚（DVDD）:
为I/O端口提供2.0～3.6V的电压。
2.3操纵线引脚功能
10脚（RESET_N）:
复位引脚，低电平有效。
19脚（XOSC_Q2）:
32MHz的晶振引脚2。
21脚（XOSC_Q1）:
32MHz的晶振引脚1，或外部时钟输入引脚。
22脚（RBIAS1）:
为参考电流提供精确的偏置电阻。
26脚（RBIAS2）:
提供精确电阻，43kΩ，±1%。
32脚（RF_P）:
在RX期间向LNA输入正向射频信号；在TX期间接收来自PA的输入正向射频信号。
34脚（RF_N）:
在RX期间向LNA输入负向射频信号；在TX期间接收来自PA的输入负向射频信号。
43脚（P2_4/XOSC_Q2）:
32.768kHzXOSC的2.3端口。
44脚（P2_4/XOSC_Q1）:
32.768kHzXOSC的2.4端口。
3电路典型应用
3.1硬件应用电路
CC2430芯片需要专门少的外围部件配合就能实现信号的收发功能。
图1为CC2430芯片的一种典型硬件应用电路。
电路使用一个非平衡天线,连接非平衡变压器可使天线性能更好。
电路中的非平衡变压器由电容C341和电感L341、L321、L331以及一个PCB微波传输线组成，整个结构满足RF输入/输出匹配电阻（50Ω）的要求。
内部T/R交换电路完成LNA和PA之间的交换。
R221和R261为偏置电阻，电阻R221要紧用来为32MHz的晶振提供一个合适的工作电流。
用1个32MHz的石英谐振器（XTAL1）和2个电容（C191和C211）构成一个32MHz的晶振电路。
用1个32.768kHz的石英谐振器（XTAL2）和2个电容（C441和C431）构成一个32.768kHz的晶振电路。
电压调节器为所有要求1.8V电压的引脚和内部电源供电，C241和C421电容是去耦合电容,用来电源滤波,以提高芯片工作的稳定性。
3.2软件编程
由于篇幅限制,下面仅给出在32MHz系统时钟下，用DMA向闪存内部写入程序的流程图和部分源代码。
DMA向Flash写程序流程如图2所示。
MOV DPTR,#DMACFG；为DMA通道结构设定一
；个带有地址的数据指针，
；开始写入DMA结构
MOV A,#SRC_HI ；源数据的高位地址
MOVX @DPTR,A
INC DPTR
MOV A,#SRC_LO ；源数据的低位地址
MOVX @DPTR,A
INC DPTR
MOV A,#0DFh ；高位地址的定义
MOV X@DPTR,A
INC DPTR
MOV A,#0AFh ；低位地址的定义
MOVX @DPTR,A
INC DPTR
MOV A,#BLK_LEN ；数据的长度
MOVX @DPTR,A
INC DPTR
MOV A,#012h ；8位，单模式，Flash触发器使用
MOVX @DPTR,A
INC DPTR
MOV A,#042h ；屏蔽中断，DMA高通道优先
MOVX @DPTR,A
MOV DMA0CFGL,#DMACFG_LO；为当前的DMA结
；构设置开始地址
MOV DMA0CFGH,#DMACFG_HI
MOV DMAARM,#01h ；设置DMA的0通道
MOV FADDRH,#00h ；设置闪存高位地址
MOV FADDRL,#01h ；设置闪存低位地址
MOV FWT,#2Ah ；设置闪存计时
MOV FCTL,#02h ；开始向闪存写程序
结语
目前，国内外嵌入式射频芯片中，CC2430芯片是性能最好、功能更强的一个。
它结合了市场领先的ZStackTMZigBeeTM协议软件和其他Chipcon公司的软件工具，为开发出无接口、紧凑、高性能和可靠的无线网络产品提供了便利。
相信在以后几年，它的应用将会涉及到社会的更多领域。
升级会员 