67章习题答案Word格式.docx
《67章习题答案Word格式.docx》由会员分享，可在线阅读，更多相关《67章习题答案Word格式.docx（14页珍藏版）》请在冰豆网上搜索。
在选择存储器芯片时应注意是否与微处理器的总线周期时序匹配。
作为一种保守的估计，在存储器芯片的手册中可以查得最小读出周期tcyc（R）（ReadCycleTime）和最小写周期tcyc（W）（WriteCycleTime）。
如果根据计算，微处理器对存储器的读写周期都比存储器芯片手册中的最小读写周期大，那么我们认为该存储器芯片是符合要求的，否则要另选速度更高的存储器芯片。
8086CPU对存储器的读写周期需要4个时钟周期（一个基本的总线周期）。
因此，作为一种保守的工程估计，存储器芯片的最小读出时间应满足如下表达式：
tcyc（R）＜4T－tda－tD－T
其中：
T为8086微处理器的时钟周期；
tda为8086微处理器的地址总线延时时间；
tD为各种因素引起的总线附加延时。
这里的tD应该认为是总线长度、附加逻辑电路、总线驱动器等引起的延时时间总和。
同理，存储器芯片的最小写入时间应满足如下表达式：
tcyc（W）＜4T－tda―tD―T
4.用下列RAM芯片构成32kB存储器模块，各需多少芯片？
16位地址总线中有多少位参与片内寻址？
多少位可用作片选控制信号？
（1）1k×
1
（2）1k×
4（3）4k×
8（4）16k×
4
1
片，
片内寻址：
，共10位；
片选控制信号：
，共6位。
（2）1k×
4
（3）4k×
8
，共12位；
，共4位。
（4）16k×
，共14位；
，共2位。
5.若存储器模块的存储容量为256kB，则利用上题中给出的RAM芯片，求出构成256kB存储模块各需多少块芯片？
20位地址总线中有多少位参与片内寻址？
，共10位。
，共8位。
6.一台8位微机系统的地址总线为16位，其存储器中RAM的容量为32kB，首地址为4000H，且地址是连接的。
问可用的最高地址是多少？
32K=
=8000H，所以，最高地址为：
4000H+8000H-1=BFFFH
则，可用的最高地址为0BFFFH.
7.某微机系统中内存的首地址为4000H，末地址为7FFFH，求其内存容量。
7FFFH-4000H+1=4000H=
=16KB
内存容量为16KB。
8.利用全地址译码将6264芯片接在8088的系统总线上，其所占地址范围为00000H~03FFFH，试画连接图。
写入某数据并读出与之比较，若有错，则在DL中写入01H；
若每个单元均对，则在DL写入EEH，试编写此检测程序。
因为6264的片容量为8KB。
RAM存储区域的总容量为03FFFH-00000H+1=4000H=16KB，故需要2片6264芯片。
连接图如图6.1所示。
图6.1与8088系统总线的连接图
检测程序段：
MOVAX,0000H
MOVDS,AX
MOVSI,0
MOVCX,16*1024
MOVAL,55H
CMPL:
MOV[SI],AL
MOVBL,[SI]
CMPBL,AL
JNEERROR
INCSI
LOOPCMPL
MOVDL,0EEH
JMPNEXT
ERROR:
MOVDL,01H
NEXT:
…
9.简述EPROM的编程过程，并说明EEPROM的编程过程。
EPROM芯片的编程有两种方式：
标准编程和快速编程。
在标准编程方式下，每给出一个编程负脉冲就写入一个字节的数据。
Vpp上加编程电压，地址线、数据线上给出要编程单元的地址及其数据，并使
=0,
=1。
上述信号稳定后，在
端加上宽度为50ms±
5ms的负脉冲，就可将数据逐一写入。
写入一个单元后将
变低，可以对刚写入的数据读出进行检验。
快速编程使用100
的编程脉冲依次写完所有要编程的单元，然后从头开始检验每个写入的字节。
若写的不正确，则重写此单元。
写完再检验，不正确可重写。
EEPROM编程时不需要加高电压，也不需要专门的擦除过程。
并口线EEPROM操作与SRAM相似，写入时间约5ms。
串行EEPROM写操作按时序进行，分为字节写方式和页写方式。
10．若要将4块6264芯片连接到8088最大方式系统A0000H~A7FFFH的地址空间中，现限定要采用74LS138作为地址译码器，试画出包括板内数据总线驱动的连接电路图。
8088最大方式系统与存储器读写操作有关的信号线有：
地址总线
，数据总线：
，控制信号：
。
根据题目已知条件和74LS138译码器的功能，设计的板内数据总线驱动电路如图6.2（a）所示，板内存储器电路的连接电路图如图6.2（b）所示。
图6.2（a）板内数据总线驱动电路
图6.2（b）板内存储器电路的连接图
11．若在某8088微型计算机系统中，要将一块2764芯片连接到E0000H~E7FFFH的空间中去，利用局部译码方式使它占有整个32kB的空间，试画出地址译码电路及2764芯片与总线的连接图。
Intel2764的片容量为8KB，而题目给出的地址共32KB，说明有4个地址区重叠，即采用部分地址译码时，有2条高位地址线不参加译码（即
不参加译码）。
地址译码电路及2764与总线的连接如图6.3所示。
图6.3地址译码电路及2764与总线的连接
12．在8086CPU工作在最小方式组成的微机系统中，扩充设计16kB的SRAM电路，SRAM芯片选用Intel6264,内存地址范围为70000H~73FFFH，试画出此SRAM电路与8086系统总线的连接图。
73FFFH-70000H+1=4000H=16K
Intel6264的片容量为8KB，RAM存储区总容量为16KB，故需要2片6264.
8086最小方式系统与存储器读写操作有关的信号线有：
此SRAM电路与8086系统总线的连接图如图6.4所示。
图6.4SRAM电路与8086系统总线的连接图
13．E2PROM28C16芯片各引脚的功能是什么？
如果要将一片28C16与8088系统总线相连接，并能随时改写28C16中各单元的内容，试画出28C16和8088系统总线的连接图（地址空间为40000H~407FFH）。
28C16的引脚功能：
●VCC，GND：
电源和地
●
：
11位地址线，可寻址2KB地址空间
8位数据线
写允许，低电平有效。
输出允许，低电平有效。
片选信号，低电平有效。
根据所学知识，28C16与8088系统的连接图如图6.5所示。
图6.528C16与8088系统的连接图
7章习题
1.简述I/O接口的基本功能。
答：
（1）地址选择
（2）控制功能（3）状态指示（4）速度匹配
（5）转换信息格式（6）电平转换（7）可编程性
2.简述I/O接口与I/O端口的区别。
I/O接口是指I/O设备与系统总线之间的连接部件。
I/O端口是指I/O接口内部可由CPU进行读写操作的各种寄存器，根据存放信息的不同，这些寄存器分别称为数据端口、控制端口和状态端口。
3.简述I/O端口的编址方式及优缺点。
I/O端口编址的方式可以分为独立编址和统一编址两种方式。
独立编址方式是指I/O端口与存储器有相互独立的地址空间。
统一编址方式是指I/O端口与存储器共享一个地址空间，所有的存储单元只占用
其中的一部分地址，而I/O端口则占用另外一部分地址。
优缺点：
独立编址方式的优点之一是存储器的容量可以达到与地址总线所决定的地址空间相同；
优点之二是访问I/O端口时的地址位数可以较少，提高总线的利用率。
但是缺点是必须设置专门的I/O指令，增加了指令系统和有关硬件的复杂性。
与独立编址方式相比，统一编址方式的优点是无需专门的I/O指令，从而使编程较灵活，但是I/O端口占用了存储器的一部分地址空间，因而影响到系统中的存储器的容量，并且访问存储器和访问I/O端口必须使用相同位数的地址，使指令地址码加长，总线中传送信息量增加。
4.简述程序查询、中断和DMA三种方式的优缺点。
程序查询方式的优点在于可以防止数据的丢失，实现起来较为简单；
缺点是它占用了微处理器的大量时间，实时性较差。
中断方式具有较好的实时性；
但在一定程度上增加成本和复杂性。
DMA方式的突出优点是传送过程无须处理器的控制，数据也无须经过微处理器，而是直接在I/O设备与主存储器间进行，因此既节约了微处理器的时间，也使传送速率大大提高；
缺点是输入/输出操作占用微处理器时间。
5.8086CPU有20条地址总线,可形成1MB的存储器地址空间,可寻址范围为00000H--FFFFFH;
地址总线中的16条线可用于I/O寻址,形成64KB的输入输出地址空间,地址范围为0000H--FFFFH;
PC机中用了10条地址线进行I/O操作,其地址空间为1KB,可寻址范围为000H—3FFH。
6.对于微机而言，任何新增的外部设备，最终总是要通过I/O接口与主机相接。
7.在主机板外开发一些新的外设接口逻辑，这些接口逻辑的一侧应与I/O设备相接，另一侧与系统总线相接。
8.需要靠在程序中排入I/O指令完成的数据输入输出方式有BC。
（A）DMA（B）程序查询方式（C）中断方式
9.8086CPU用IN指令从端口读入数据，用OUT指令向端口写入数据。
10.在8088CPU组成的计算机系统中有一接口模块，片内占用16个端口地址300~30FH，设计产生片选信号的译码电路。
由于片内有16个端口，分别占用300~30FH地址。
因此，该接口模块的片选信号的译码电路设计时，A3~A0不参加译码。
其译码电路如图7.1所示。
图7.1
11.在IBMPC系统中，如果AEN信号未参加I/O端口地址译码，会出现什么问题？
在没有DMA机构的其它微机系统中，是否存在同样的问题？
在IBMPC系统中，如果AEN信号未参加I/O端口地址译码，则会出现DMA机构与I/O端口竞争总线的问题，即会出现总线竞争问题。
在没有DMA机构的其他微机系统中，不会存在同样的问题。
12.在8088CPU工作在最大方式组成的微机系统中，利用74LS244设计一个输入端口，分配给该端口的地址为04E5H，试画出连接图。
连接图如图7.2所示。
图7.2
13.在上题的基础上，利用74LS374设计一个输出端口，分配给该端口的地址为E504H，试画出连接图。
若上题中输入端口的bit3、bit4和bit7同时为1，将内存BUFFER开始的连续10个字节单元的数据由E504H端口输出；
若不满足条件，则等待。
试编写程序。
连接图如图7.3所示。
图7.3
程序如下：
MOVCX,10
LEASI,BUFFER
MOVDX,04E5H
WAIT1：
INAL,DX
ANDAL,98H
CMPAL,98H
JNZWAIT1
MOVDX,0E504H
L1：
MOVAL,[SI]
OUTDX,AL
INCSI
LOOPL1
HLT
14．在8086最大系统中，分别利用2片74LS244和74LS273设计16位输入和输出接口，其起始端口地址为504H、506H，画出硬件连接图
硬件连接图如图7.4所示。
图7.4硬件连接图
升级会员 