电子抢答器设计Word文件下载.docx
《电子抢答器设计Word文件下载.docx》由会员分享，可在线阅读，更多相关《电子抢答器设计Word文件下载.docx（17页珍藏版）》请在冰豆网上搜索。
1.4设计要求………………………………………………………………………04
1.5方案比较………………………………………………………………………04
2系统总体方案及硬件设计……………………………………………………05
2.1系统总体方案…………………………………………………………………05
2.2硬件设计………………………………………………………………………05
3单元电路原理设计…………………………………………………………12
3.1抢答电路………………………………………………………………………12
3.2定时电路………………………………………………………………………13
3.3报警电路………………………………………………………………………14
3.4时序控制电路…………………………………………………………………14
4总电路图设计…………………………………………………………………16
5元件清单列表…………………………………………………………………17
6设计小结………………………………………………………………………18
7参考文献………………………………………………………………………19
1绪论
1.1摘要
随着现代娱乐节目及其它游戏环节的需要，也为了更加完善节目的紧张气氛和观众的互动，就出现了多路智力抢答器。
它是人们常用于各种需抢答比赛时用的电路器件，是一名公证的裁判员。
抢答计时器的出现给人们带来极大的方便，它能准确无误地从若干名参赛者中确定出最先的抢答者，并具有显示、声响等功效。
抢答器的发展也是比较快的，从一开始的光具有抢答锁定功能的一个电路，到现在的具有倒计时、定时、自动（或手动）复位、报警（即声响提示，有的以音乐的方式来体现）、屏幕显示、按键发光等多种功能的技术合并，这就可以说明其多种功用及发展的快速。
当今智力竞赛抢答器、有锁定功能抢答器、多功能智力抢答器……可以说是多不胜数。
抢答器适用于各类知识竞赛、文娱综艺节目，尤其是在电视上的各种知识竞赛，除了可以把各抢答组号、违例组号、抢答规定时限、答题时间倒计时/正计时在仪器面板上显示外，还可外接大屏幕显示屏显示给赛场与观众，活跃现场气氛，便于监督，公平竞争。
随着我国经济和文化事业的发展，在很多竞争场合要求有快速公正的竞争裁决，例如证券、股票交易及各种智力竞赛等。
在现代社会生活中，智力竞赛更是作为一种生动活泼的教育形式和方法能够引起观众极大的兴趣。
而在竞赛中往往分为几组参加，这时针对主持人提出的问题，各组一般要进行必答和抢答，对必答一般有时间限制，到时有声响提示；
对于抢答，要判定哪组先按键，为了公正，这就要有一种逻辑电路抢答器作为裁判员。
一般抢答器由很多门电路组成，线路复杂，可靠性低，特别是抢答路数增多时，实现起来更加困难。
本文介绍了一种利用数字电路实现的抢答系统，具有很强的实用性。
1.2工作分析
数字抢答器由主体电路与扩展电路组成。
优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；
用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。
抢答器具有数据锁存和显示的功能。
抢答开始后，若有选手按动抢答按钮，编号立即锁存，并数码管上显示选手的编号，同时扬声器给出声音提示；
同时封锁输入电路，禁止其它选手抢答。
优先抢答选手的编号一直保持到主持人将系统清零为止。
抢答器具有定时抢答的功能，且一次抢答的时间为3秒。
当主持人启动“开始”键后，要求定时器立即进行减计时，并用显示器显示通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。
参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止；
如果定时抢答的时间已到，而没有选手抢答时，本次抢答无效，并封锁输入电路，禁止选手超时后抢答，定时显示器上显示0并闪烁。
经过布线、焊接、调试等工作后数字抢答器成形。
1.3设计课题描述
（1）可同时供3名选手参赛，其编号分别是1到3，各用一个抢答按钮，按钮的编号与选手的编号相对应。
给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。
（2）抢答器具有数据锁存和显示的功能。
（3）抢答器具有定时抢答的功能，且一次抢答的时间为3秒。
当主持人启动“开始”键后，要求定时器立即进行减计时，并用显示器显示。
（4）参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止；
（5）在主持人未按下开始键时，如有人抢答犯规，在显示器上锁存并闪烁犯规选手的编号。
1.4设计要求
（1）阅相关资料；
（2）总体方案设计与论证，画框图；
（3）单元电路的设计；
（4）元器件选择与参数计算；
（5）绘制原理图（A4号图纸，计算机绘图）；
（6）撰写设计说明书，字数不少于2000字；
（7）参考文献。
1.5方案比较
与普通抢答器相比，本作品有以下几方面优势：
（1）具有清零装置和抢答控制，可由主持人操纵避免有人在主持人说“开始”
前提前抢答违反规则。
（2）具有定时功能，在3秒内无人抢答表示所有参赛选手获参赛队对本题弃
权。
（3）秒时仍无人抢答其报警电路工作表示抢答时间耗尽并禁止抢答。
2系统总体方案及硬件设计
2.1系统总体方案
主持人控制开关
控制
电路
秒脉冲产生电路
定时
译码
显示
抢答
按钮
锁存
器
优先
编码
报警
图
（1）四路数显抢答器的组成框
其工作原理为：
接通电源后，主持人将开关拨到"
清除"
状态，抢答器处于禁止状态，编号显示器灭灯，定时显示器显示设定时间；
主持人将开关置“开始”状态，宣布"
开始"
，抢答器处于工作状态，定时器倒计时，扬声器给出声响提示。
当定时时间到，却没有选手抢答时，系统报警，并封锁输入电路，禁止选手超时后抢答。
当选手在定时时间内抢答时，抢答器完成要完成以下四项工作：
1）优先编码电路立即分辨出抢答者的编号，并由所存器进行所存，然后由译码显示电路显示编号；
2）扬声器发出短暂声响，提醒节目主持人注意；
3）控制电路要对输入编码电路进行封锁，避免其它选手再次进行抢答；
4）控制电路要使定时器停止工作，时间显示器上显示剩余的抢答时间，并保持到主持人将系统清零为止。
当选手将问题回答完毕，主持人操作控制开关，使系统回复到禁止工作状态，以便进行下一轮抢答。
2.2硬件设计
1.优先编码器74LS148
74LS148为8线－3线优先编码器。
它允许多个输入信号同时有效，但只对一个优先级最高的输入信号进行编码。
图
（2）74LS148管脚图
表
（1）74LS1488线—3线二进制编码器真值表
74LS148工作原理如下：
该编码器有8个信号输入端，3个二进制码输出端。
此外，电路还设置了输入使能端ST非，输出使能端YS和优先编码工作状态标志YEX非。
当ST非=0时，编码器工作；
而当ST非=1时，则不论8个输入端为何种状态，3个输出端均为高电平，且优先标志端和输出使能端均为高电平，编码器处于非工作状态。
这种情况被称为输入低电平有效，输出也为低电来有效的情况。
当ST非为0，且至少有一个输入端有编码请求信号（逻辑0）时，优先编码工作状态标志YEX非为0。
表明编码器处于工作状态，否则为1。
由功能表可知，在8个输入端均无低电平输入信号和只有输入0端（优先级别最低位）有低电平输入时，Y2Y1Y0的非均为111，出现了输入条件不同而输出代码相同的情况，这可由YEX非的状态加以区别，当YEX非＝1时，表示8个输入端均无低电平输入，此时Y2Y1Y0的非=111为非编码输出；
YEX非＝0时，Y2Y1Y0的非=111表示响应输入0端为低电平时的输出代码（编码输出）。
YS只有在ST非为0，且所有输入端都为1时，输出为0，它可与另一片同样器件的ST非连接，以便组成更多输入端的优先编码器。
从功能表不难看出，输入优先级别的次为7，6，……，0。
输入有效信号为低电平，当某一输入端有低电平输入，且比它优先级别高的输入端无低电平输入时，输出端才输出相对应的输入端的代码。
例如5为0。
且优先级别比它高的输入6和输入7均为1时，输出代码为010，这就是优先编码器的工作原理。
2.锁存器74LS279
每片74LS279中包含四个独立的用与非门组成的基本RS触发器。
其中第一个和第三个触发器各有两个Rd输入端（S1和S3），在任一输入端上加入低电平均能将触发器置1；
每个触发器只有一个Rd输入端（R）。
图（3）74LS279管脚引线图
3.计数器74LS192
74LS192具有下述功能：
①异步清零：
CR=1，Q3Q2Q1Q0=0000
②异步置数：
CR=0，LD=0，Q3Q2Q1Q0=D3D2D1D0
③保持：
CR=0，LD=1，CPU=CPD=1,Q3Q2Q1Q0保持原态
④加计数：
CR=0,LD=1，CPU=CP，CPD=1，Q3Q2Q1Q0按加法规律计数
⑤减计数：
CR=0,LD=1，CPU=1，CPD=CP，Q3Q2Q1Q0按减法规律计数
74LS192是双时钟方式的十进制可逆计数器。
CPU为加计数时钟输入端，CPD为减计数时钟输入端。
LD为预置输入控制端，异步预置。
CR为复位输入端，高电平有效，异步清除。
CO为进位输出：
1001状态后负脉冲输出
BO为借位输出：
0000状态后负脉冲输出。
图（4）74LS192管脚图
4.NE555
图（5）555定时器的基本组成
（1）基本RS触发器
由两个与非门组成，
是专门设置的可从外部进行置0的复位端，当R=0时，使Q=0、
=1。
（2）比较器
C1、C2是两个电压比较器。
比较器有两个输入端，分别标有+号和-号，如果用U+和U-表示相应输入端上所加的电压，则当U+＞U-时其输出为高电平，U+＜U-时输出为低电平，两个输入端基本上不向外电路索取电流，即输入电阻趋近于无穷大。
（3）分压器
三个阻值均为5kΩ的电阻串联起来构成分压器（555也因此而得名），为比较器C1和C2提供参考电压，C1之+端U+=2VCC/3、C2之-端U-=VCC/3。
如果在电压控制端CO另加控制电压，则可改变C1、C2的参考电压。
工作中不使用CO端时，一般都通过一个0.01μF的电容接地,以旁路高频干扰。
（4）晶体管开关和输出缓冲器
晶体管TD构成开关，其状态受Q端控制，当
为0时TD截止、为1时TD导通。
输出缓冲器就是接在输出端的反相器G3，其作用是提高定时器的带负载能力和隔离负载对定时器的影响。
综上所述可知，555定时器不仅提供了一个复位电平为2VCC/3、置位电平为VCC/3，且可通过
端直接从外部进行置0的基本RS触发器，而且还给出了一个状态受该触发器
端控制的晶体管开关，因此使用起来极为灵活。
UTH
U
uo
TD的状态
X
0
UOL
导通
＞2VCC/3
＞VCC/3
1
UOL
＜2VCC/3
不变
X
＜VCC/3
UOH
截止
表
（2）555定时器的菜单
5.74LS121
TTL集成器件74121是一种不可重复触发集成单稳态触发器。
关于定时：
单稳态电路的定时取决于定时电阻和定时电容的数值。
74121的定时电容连接在芯片的10、11引脚之间。
若输出脉宽较宽，而采用电解电容时，电容C的正极连接在C输出端（10脚）。
图（6）74LS121管脚图
表（3）74LS121的功能表
3单元电路原理设计
3.1抢答电路
该部分电路要完成两个功能：
一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；
二是禁止其他选手按键操作无效。
选用优先编码器74LS148和RS锁存器74LS279可以完成上述功能。
图（7）抢答电路图
其工作原理是：
当主持人控制开关处于“清除”位置时，RS触发器的R端为低电平，输出端（4Q~1Q）全部为低电平，显示器灭灯；
74LS148的选通输入端ST=0，74LS148处于工作状态，此时锁存电路不工作，当主持人按开关开始时，优先编码电路和锁存电路同时处于工作状态，即抢答器处于等待状态，等待输入端输入信号，当有选手将键按下时（如按下S3）,74LS148的输出Y2Y1Y0=011，GES=0，经锁存器74LS279处于工作状态，3Q2Q1Q=100，3Q端显示灯亮。
此外，CTR=1，使74LS148ST端为高电平，74LS148处于禁止工作的状态，封锁的其他按键的输入。
当按下的键松开后，74LS148的GES为高电平，但由于CTR维持高电平不变，所以74LS148仍处于禁止工作状态，其他按键的输入信号不会被接受，这就保证了抢答者的优先性以及抢答电路的准确性。
当优先抢答者回答完问题后，有主持人操作控制开关S，使抢答电路清零，进行下一轮的抢答
3.2定时电路
该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和1个7段数码管即相关电路组成。
一块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。
74LS192的预置数控制端实现预置数，由节目主持人根据共阴极七段数码显示管BS201A上，当有人抢答时，停止计数并显示此时的倒计时时间；
如果没有人抢答，且倒计时时间到时，输出低电平到时序控制电路，控制74LS48使0闪烁，同时以后选手抢答无效。
图（8）定时电路图
3.3报警电路
由555定时器和三极管构成的报警电路如图所示。
其中555构成多谐振荡器，振荡频率
其输出信号经三极管推动扬声器。
PR为控制信号，当PR为高电平时，多谐振荡器工作，反之，电路停振。
图（9）报警电路图
3.4时序控制电路
时序控制电路是抢答器设计的关键，因为它要完成以下三项功能：
1主持人将控制开关拨到"
位置时，扬声器发声，抢答电路和定时电路进人正常抢答工作状态。
2当参赛选手按动抢答键时，扬声器发声，抢答电路和定时电路停止工作。
当设定的抢答时间到，无人抢答时，扬声器发声，同时抢答电路和定时电路停止工作。
图（10）时序控制电路图
根据上面的功能要求以及抢答器电路，我们设计的时序控制电路如上图所示。
图中，门G1的作用是控制时钟信号CP的放行与禁止，门G2的作用是控制74LS148的输人使能端ST的非。
电路图的工作原理是：
主持人控制开关从"
位置拨到"
位置时，来自于抢答电路中的74LS279的输出CTR=0，经G3反相，A＝1，则从555输出端来的时钟信号CP能够加到74LS192的CPD时钟输入端，定时电路进行递减计时。
同时，在定时时间未到时，来自于定时电路的74LS192的错位输入端BO2的非=1，门G2的输出ST的非=0，使74LS148处于正常工作状态，从而实现功能①的要求。
当选手在定时时间内按动抢答键时，CTR＝1，经G3反相，A＝0，封锁CP信号，定时器处于保持工作状态；
同时，门G2的输出ST的非=1，74LS148处于禁止工作状态，从而实现功能②的要求。
当定时时间到时，来自74LS192的BO2的非=0，ST的非=1，74LS148处于禁止工作状态，禁止选手进行抢答。
同时，门G1处于关门状态，封锁CP信号，使定时电路保持00状态不变，从而实现功能③的要求。
同理，可分析设计将集成单稳触发器74LS121用于控制报警电路及发声的时间。
3.5开关、显示电路
S1，S2，S3分别为选手的开关；
S4为主持人的按键开关，按下开关键后，信号全部清零，进行下一轮抢答。
D1，D2，D3分别对应开关S1。
S2，S3.
图（11）显示电路
4总电路图设计
5元件清单列表
序号
代号
数值
1
U1
74LS148
2
U2
74LS279
3
U3
74LS48
4
U4
5
U5
6
U6
74LS192
7
U7
8
U8
NE555
9
U9
10
U10
74LS00
11
U11
74LS121
12
R0
510Ω
13
R1
14—22
R2—R10
1KΩ
23
R11
4.7KΩ
24
R12
5.1KΩ
25
R13
10KΩ
26
R14
15KΩ
27
R15
68KΩ
28
R16
100KΩ
29
C1
0.1uF
30
C2
10uF
31
C3
32
C4
100uF
33
3DG12
三极管
34
DS1
发光二极管
35
DS2
36—38
Y1—Y3
共阴极显示器
6设计小结
“电子技术课程设计”是点在技术课程的实践性教学环节，是对我学习电子技术综合性的训练。
通过本次课程设计我收获良多，使我认识到了自己所学的专业知识的实用性和重要性。
本次设计我选择的是三人抢答计时器的设计，本次设计使我对课本上的知识进行了复习和运用。
这是我第一次接触课程设计，所以起初不知该如何下手，后来通过上网查询和查阅相关书籍资料，总算是有点眉目了。
指导了如何下手，后面的工作相对就容易一些了。
埋头苦干的过程是苦涩的，在书山中查找资料的过程是疲倦的，但当课程设计完成时，收获的感觉是甜蜜的。
没有耕耘，哪来的收获的喜悦，不懂的付出怎么能知道回报的快乐，一份耕耘一份收获，有付出才有回报，就在这样的痛苦与快乐的交换中，我学到了知识，学到了做人的道理，收获了一份珍贵的财富。
在此次设计中我非常感谢钟老师，我在设计过程中遇到过一些不明白的问题，多亏了老师的指导和帮忙，但我的设计还存在有很多不足之处，还望老师予以指正，提出修改的建议，使该设计更加完善。
经过这次设计我对74LS系列有了很深的了解，其实只要知道功能表，一切芯片都能得心应手；
再者，也知道了四人抢答器的设计方法，以后遇到任何多人抢答器也都不在话下。
总之，每次尝试都会有很多启迪，只要是自己动手，不在于多少，只在于用心。
这次实践使我认识到了我现在所学的知识还远远不够，在实际操作应用过程中还有些问题不能独立解决，所以我会在今后的学习中更加努力学习，学号自己的专业知识，来发展迅速的现代社会。
7参考文献
1）阎石，《数字电子技术基础》，清华大学电子学教研组，高等教育出版社，1983
2）董子舟、段辉娟，《电子技术》，机械工业出版社
3）余孟尝编著.《数字电子技术基础简明教程》.北京：
高等教育出版社，2006.
4）《PROTEL99SE原理图与PCB及仿真》清源计算机工作室编；
机械工业出版社。
5）郝鸿安、徐红媛编著.《555集成电路实用大会》.上海：
上海科学普及出版社，2000年6月.
6）华光主编电子技术基础高等教育出版社
升级会员 