74LS194模块的研究及m序列发生器的方案设计书文档格式.docx
《74LS194模块的研究及m序列发生器的方案设计书文档格式.docx》由会员分享，可在线阅读，更多相关《74LS194模块的研究及m序列发生器的方案设计书文档格式.docx（19页珍藏版）》请在冰豆网上搜索。
为了准确分析移位，正确使用移存器，灵活运用移存器，这一节将做进一步的讨论。
在数字系统中，常常要将寄存器中的数码按时钟的节拍向左移或右移一位或多位，能实现这种移位功能的寄存就称为移位寄存器。
顾名思义，移位寄存器具有数码的寄存和移位两个功能。
若在时钟脉冲的作用下，寄存器的数码向左移动一位，则称左移；
若数码依次向右移动一位，成为右移。
移位寄存器的每一位也是由触发器组成的，但由于它需要有移位功能，所以每位触发器的输出端与下一位触发器的数据输入端相连接，所有触发器公用一个时钟脉冲，使它们同步工作。
但移位寄存器的次态受移位功能的限制，因为寄存器中的触发器只能存储1位二进制数，0或1，所以移位寄存器的次态只能有两种情况。
例如，原态为1011，当它右移一位时，若移进的为1，则次态为1101；
若移进的为0，次态则为0101。
1.2移位寄存器的原理
移位寄存器可分为单向移位寄存器（单向左移，单向右移）双位移位存寄器寄存器。
一、4位右移寄存器
1．原理：
单向移位寄存器由4个维持阻塞的D触发器组成。
4个D触发器共用一个时钟脉冲信号，因此为同步时序逻辑电路。
数码由最左边的FF0的DI端串行输入。
由于D触发器的驱动方程为：
Qn+1=D
故D0=DI，D1=Qn0，D2=Qn1，D3=Qn2
时钟方程：
CP0=CP1=CP2=CP3=CP
每一个触发器的输出→其右边触发器的输入，则对应每一个CP上升沿，数据右移一位。
图1-1移位寄存器的右移
图1-2右移寄存器的时序图
表1-14位右移寄存器的状态表
输入
现态
次态
注释
DICP
Q0nQ1nQ2nQ3n
Q0n+1Q1n+1Q2n+1Q3n+1
1
0000
1000
连续输入4个1
1100
1110
1111
0
1111
0111
连续输入4个0
0011
0001
0000
二、4位左移寄存器
原理：
数码由最右边的FF3的端串行输入。
每一个触发器的输出→其左边触发器的输入，则对应每一个CP上升沿，数据左移一位。
图1-2移位寄存器的左移
说明：
⑴移位寄存器（单项左移，右移）有相同的存储单元组成（D触发器）；
⑵移位寄存器的位数由触发器的个数决定；
⑶各触发器共用一个时钟信号，属于同步时序电路。
第二章典型的移位寄存器
2.174LS194的概述
2.1.1概念
74LS194是一种典型的中规模集成移位寄存器。
它有4个RS触发器和一些门电路所构成。
图2-1为它的管脚图。
图2-174LS194的管脚图
74LS194（4位双向移位寄存器）是一种功能很强的通用寄存器，它的具体逻辑功能由管脚9和管脚10的S0，S1来确定。
它具有并行输入、并行输出、左移和右移及保持等五个功能。
2.1.2管脚及功能介绍
74LS194共有16个管脚，其中D0、D1、D2、D3为并行数据输入端；
Q0、Q1、Q2、Q3为4个触发器输出端；
SR为右移串行输入端；
SL为左移串行输入端；
S0、S1为操作模式控制端；
CR为直接无条件清零端；
CP为时钟脉冲输入端。
当S0S1=00，为状态保持；
S0S1=01为数据右移；
S0S1=10为数据左移；
S0S1=11为并行送数。
此外，清除功能共5个功能。
这些功能的实现是由逻辑图中的门电路来保证的。
表2-174LS194功能表
功能
输出
CP
CR
S1
S0
SR
SL
D0
D1
D2
D3
Q0
Q1
Q2
Q3
清零
×
送数
↑
1
a
b
c
d
右移
DSR
左移
DSL
保持
Qn0
Q1n
Q2n
Q3n
↓
Q0n
2.274LS194移位寄存器的应用
移位寄存器应用很广，可构成移位寄存器型计数器：
顺序脉冲发生器；
可用数据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。
（1）在数据传送体系转换中的应用。
数字系统中的数据传送体系有两种，包括串行传送体系和并行传送体系。
串行传送体系：
即每一节拍只传送一位信息，N位数据需要N个节拍才能传送出去；
并行传送体系：
一个节拍同时传送N位数据
在数字系统中，两种传送体系均存在，如计算机主机对信息的处理和加工是并行传送数据的，而信息的传播是串行传送数据的，因此存在两种数据传送体系的转换
1串行∕并行转换器：
在数字系统中，信息的传播通常是串行的，而处理和加工往往是并行的，因此经常要进行输入、输出的串、并转换。
串行∕并行转换器是指串行输入的数码，经转换电路之后变换成并行输出，用二片74LS194四位双向移位句寄存器组成的七位串行∕并行数据转。
转换电路如图2-2所示，其转换过程的状态变化如表2-2所示。
具体的转换过程是：
串行数据D6…D0从SR端输入（低位D0先入），并行数据从Q1~Q7输出，表示转换结束的标志码0加在第一片的D0端，其他并行输入端接1。
清0启动后，Q8=0，因此S1S0=01，第一个CP是74LS194完成预置操作。
例如，并行输入数据0111111送入Q1~Q8，由于此时Q8=1，S1S0=01，故以后的CP均实现右移操作，经过七次右移后，七位串行码全部移入移存器。
此时Q1~Q7=D6~D0，且转换结束标志码已到达Q8，表示转换结束，此刻可读出并行数据。
由于Q8=0，S1S0再次等于11，因此第9个CP使移位寄存器再次预置数，并重复上述过程。
图2-2七位串入-并处转换电路图
表2-2七位串入-并处状态表
2七位并入—串出转换电路
图2-3为它的转换电路图，其转换过程的状态变化如表2-3所示
工作时ST=0首先使启动信号，则两片74LS194的S1S0=11，第一个CP来到后执行送数操作，Q1~Q7=0d1d2d3d4d5d6d7，且2门输出位1。
启动ST=1，1门输出为0，S1S0=01，移存器执行右移操作，经过七次右移后Q0Q1Q2~Q7=11111110,七位并入代码d1~d7全部从Q7串行输出。
此时由于Q1~Q6全为1，1门输出为0（表示转换结束），使S1S0=11，第九个CP后，移存器又重新置数，并重复上述过程。
图2-3七位并入-串出转换电路
表2-3七位并入-串出状态表
（2）组成移位型计数器。
所谓移位型计数器，就是以移位寄存器为主体构成的同步计数器，它的状态迁移关系除第一级外必须具有移位功能，而第一即可根据需要移进“0”
或者“1”。
所以，这类计数器的设计，只需对第一级进行设计，而其他各级维持移位功能。
2.3本章总结
本章主要介绍74LS194移位寄存器的相关知识，通过对该寄存器原理的深入分析，阐述了74LS194模块送数、移位、输出数据的基本流程。
并在这个基础上对移位寄存器的几个应用作了说明对于正确分析、使用移位寄存器具有重要意义。
第三章m序列发生器
3.1概述
随着科学技术的不断发展，伪随机码越来越受到人们的重视,被广泛应用于导弹,卫星,飞船轨道测量和跟踪,雷达,导航,移动通信,保密通信和通信系统性能的测量以及数字信息处理系统中。
m序列是伪随机码中，带线性反馈移位寄存器的周期最长的一种最基本的序列。
伪随机码，又称伪随机序列，是一种可以预先确定并可以重复地产生和复制,又具有随机统计特性的二进制码序列。
在现代工程实践中，伪随机信号在移动通信，导航，雷达和保密通信，通信系统性能的测量等领域中有着广泛的应用。
例如，在连续波雷达中可用作测距信号，在遥控系统中可用作遥控信号，在多址通信中可用作地址信号，在数字通信中可用作群同步信号,还可用作噪声源以及在保密通信中的加密作用等。
伪随机发生器在测距，通信等领域的应用日益受到人们重视。
伪随机信号与随机信号的区别在于：
随机信号是不可预测的，它在将来时刻的取值只能从统计意义上去描述；
伪随机序列实质上不是随机的，而是收发双方都知道的确定性周期信号。
之所以称其为伪随机序列,是因为它表现出白噪声采样序列的统计特性，在不知其生成方法的侦听者看来像真的随机序列一样。
m序列作为一种基本的序列，具有很强的系统性，规律性和相关性。
m序列的理论发展比较成熟，实现比较方便，利用n级移位寄存器可以产生2n-1的m序列。
目前，3G及beyond3G仍是通信领域的研究热点，其基本特征之一，就是码分多址，其中的码就是PN码，PN码的选择直接影响到CDMA系统的容量，抗干扰能力，接入和切换速度等性能。
因此，PN码技术作为3G及beyond3G移动通信系统的核心技术之一，以得到广泛的关注，研究和应用。
在目前的CDMA系统IS-95中，就是采用基本的PN序列——m序列座位地址码，利用它的不同相位来区分不同的用户。
m序列码发生器是一种反馈移位型结构的电路，它由n位移位寄存器加异或反馈网络组成，其序列长度M＝2n-1，只有一个多余状态即全0状态，所以称为最大线性序列码发生器。
由于其结构已定型，且反馈函数和连接形式都有一定的规律，因此利用查表的方式就可以设计出m序列码。
3.2m序列的基本特性
归纳起来，m序列的基本特性有：
（1）由n级移位寄存器产生的m序列，其周期为N=2n-1；
（2）在每个周期中，“1”码出现2n-1次，“0”码出现2n-1-1次，即0,1出现的概率几乎相等。
（3）m序列和其移位后的序列逐位模二相加，所得的序列还是m序列，只是相移不同而已。
例如1110100与向右移三位的1001110，模二相加后的结果是0111010，相当于原序列向右移一位后的序列，仍是m序列。
（4）m序列发生器中移位寄存器的各种状态，除全0状态外，其它状态只在序列中出现一次。
如7位m序列中顺序出现的状态为：
111，110，101，010，100，001和011，然后再回到初始状态。
（5）分布无规律，具有与白噪声相似的伪随机性。
3.3m序列的产生
3.3.1m序列的结构图
m序列是由多级移位寄存器的基础上，加上异或反馈电路构成的。
在二进制移位寄存器发生器中，若为n级，则能产生的最大长度的码序列为2n-1位。
现在来看看如何由多级移位寄存器经线性反馈产生周期性的m序列的。
如图3-1所示：
图3-1简单最长线性序列信号发生器结构图
这是一个简单最长线性序列信号发生器的结构图，D1，D2，D3为三级移位寄存器。
3.3.2m序列产生的基本原理
移位寄存器的作用为在时钟脉冲驱动下，能将暂存的“0”或“1”逐级向右。
模二加法器的作用为图3-2所示，即0+0=0,0+1=1,1+0=1，1+1=0。
图3-1中D2，D3输出的模二和反馈为D1的输入。
在图3-3中示出，在时钟脉冲的驱动下，三级移位存储器的暂存数据按列改变。
D3的变化即输出序列。
如移位寄存器各级的初始状态为111时，输出的序列为1110010。
在输出周期为23-1=7时，D1，D2，D3又回到111状态。
在时钟脉冲的驱动下，输出序列作周期性的重复。
因7位为其所能产生的最长码序列，1110010则为m序列。
这一个简单的例子说明：
m序列的最大长度取决于移位寄存器的级数，而码的结构取决于反馈抽头的位置和数量。
不同抽头组合可以产生不同长度和不同结构的码序列，有的抽头组合并不能产生最长周期的序列。
对于何种抽头能产生何种长度和结构的码序列，已经进行了大量的研究工作。
现在已经得到3—100级m序列发生器的连接图和所产生的m序列结构，如表3-1所示，例如，4级移位寄存器产生的15位m序列为111101011001000。
同理，我们不难根据m序列反馈函数表得到31，63，127，255，511，1023…位的m序列
图3-2模二加法
图3-3
表3-1m序列反馈函数表
由上面的简单7位m序列发生器的例子，我们可以得出n级m序列发生器的示意图及反馈函数是如何产生的.如图3-4所示:
图3-4线性反馈移位寄存器序列的产生示意图
这个线性序列信号发生器是由n级移位寄存器，加上异或反馈网络构成的。
其中C0，C1…Cn为反馈系数，这些特征系数的取值为“0”或“1”，由异或网络组合逻辑产生的输出an，如图3-5所示：
图3-5
上式可根据已得出的m序列反馈函数表得出。
值得注意的是，与m序列码相似的是M序列码。
如果反馈逻辑中的运算含有乘法运算或其它逻辑运算，则成为非线性反馈逻辑。
由非线性反馈逻辑和移位寄存器构成的序列发生器所能产生最大长度序列就叫做最大长度非线性移位寄存器序列，或叫做M序列，M序列的最大长度为2n。
在实际工程应用中，m序列比较成熟，但M序列与m序列相比较，最大的优点就是数量大，即同样级数N的移位寄存器能够产生平移不等价M序列的总数比m序列大的多，且随N的增大而迅速增加。
3.3.3m序列的实现
对前面两节内容的介绍，我们已经对m序列的基本特性和相关原理有了初步的了解，本节主要阐述m序列是怎么产生的。
m序列是数字电路在通信中比较常用的一种形式。
m序列发生器的设计和实现方法很多，既可以用硬件（反馈移位寄存器）通过加法器产生，也可以有软件产生。
鉴于本文是对m序列的初步研究，所以接下来只讨论用硬件方法实现7位m序列码发生器。
m序列码发生器是一种反馈移位型结构的电路，它由n位移位寄存器加异或反馈网络组成，其序列长度为M=2n-1，只有一个多余状态即全0状态，所以称为最大线性序列码发生器。
由于其结构已定型，且反馈函数和连接形式都有一定的规律，因此可以根据查表的方式（表3-1）反馈函数F和移存器位数n的对应关系。
本文研究M=7的m序列码，首先根据M=2n-1，确定n=3，再查表可得反馈函数F。
但由于电路处于全0状态时，F=0，故采用此方法设计的m序列发生器不具有自启动特性。
为了使电路具有自启动特性可以采取两种方法：
（1）在反馈方程中加全0校正项Q1Q2Q3,F=+=Q1⊕Q2+，其逻辑电路如图3-6（a）所示。
图3-5M=7的m序列码发生器
（a）加全0校正项；
（b）利用全0状态置数
（2）利用全0状态重新置数，从而实现自启动，其逻辑电路如图（b）所示该电路输出的m序列码为0011101。
这里做以下几点说明：
1必须指出，最长线性序列信号发生器一共有M=2n-1个有效状态，全0状态是偏离状态。
由于反馈网络是异或网络结构，当各级触发器均处0状态时，其输出F=0。
因此，最长线性序列信号发生器是在全0状态下不具有自启动特性。
为了使其具有自启动性，必须修改移位寄存器D0的值，使其处于全0状态时能自动进入有效状态。
2由图3-5可知，D0接“1”，D1，D2，D3接地，所以m序列发生器的初始状态为100。
又因为反馈函数F=Q1⊕Q3，输出函数Z=Q3，所以不难的出该电路输出的m序列发生码是0011101。
如表3-2所示：
表3-2m序列码产生示意图
Z
3如图3-5所示，该m序列发生器主要由一个移位寄存器和一个异或门电路组成。
Q0Q1Q2Q3表示寄存器的状态信号，D0D1D2D3是数据输入端，SR是右移数据输入端，CR是系统复位端，S1S0是两个输入控制端，具有四种不同的组合功能，
分别是：
数据左移，数据右移，保持和数据输入。
在这里S1S0=01，表示数据右移。
4在七位m序列码发生器的设计电路中，除了74LS194移位寄存器模块的应用外，还用到了其它模块，如CC4069，CC4070，CC4071等。
其中CC4069主要用作反相器，CC4070主要是具有异或作用，CC4071具有正逻辑或功能。
3.4本章小结
本章介绍了m序列发生器原理，性质，应用以及是如何产生的。
重点分析了M=7的m序列码发生器的原理结构，深刻阐述了线性反馈电路的作用和一个m序列码是如何产生的。
需要注意的几个方面：
（1）m序列发生器的反馈函数F可以通过查表取得。
（2）由于电路处于全0状态时，M=7的m序列码发生器的反馈函数F=0，故采用此方法设计的m序列发生器不具有自启动特性。
需加以调整是电路具有自启动性。
（3）在现代工程实践中，伪随机信号在移动通信，导航，雷达和保密通信，通信系统性能的测量等领域中有着广泛的应用。
第四章PROTEL99SE软件介绍
4.1Protel的简要介绍
Protel是Protel公司在80年代末推出的一款功能强大的电路CAD软件。
其所设计的电子电路的产品，涵盖了从小型的电子产品，一直到复杂的电子计算机是目前国内电子行业使用最为广泛的电路设计软件。
我所应用的PROTEL99SE是Protel公司推出的最新版本应用于电路原理图设计，电路板设计等，是EDA行业的主流产品。
它不仅在绘制原理图，PCB版布局布线等方面功能更加完善，而且为用户提供了功能强大，使用方便的仿真器，它可以对所画的电路原理图进行即时仿真，因此在电路的整个设计周期都可以仿真查看和分析其性能指标，以及便时的发现设计中存在的问题并加以修正，从而更好的完成电路设计。
Protel基于Windows环境，功能强大，人机界面友好，能让人们在具有在完整的功能环境下，提升设计上的品质和效率。
4.2PROTEL99SE软件的组成和特点
4.2.1PROTEL99SE软件的组成
Protel99se由五大系统构成：
1.原理图设计系统---原理图设计系统是用于原理图设计的AdvancedSchematic系统。
这部分包括用于设计原理图的原理图编辑器Sch以及用于修改生成零件的零件库编辑器SCHLib。
2.印刷电路板设计系统---印刷电路板设计系统使用于电路板设计的AdvancedPCB。
这部分包括用于设计电路板的电路板编辑器PCB以及用于修改，生成零件封装的零件封装编辑器PCBLib。
3.信号模拟仿真系统---信号模拟仿真系统是用于原理图上进行信号模拟仿真的SPICE3f5系统。
4.可编程逻辑设计系统---可编程逻辑设计系统是基于CUPL的集成于原理图设计系统的PLD设计系统。
5.Protel99se内置编辑器---这部分包括用于显示，编辑文本的文本编辑器Text和用于显示，编辑电子表格的电子表格编辑器Spread。
4.2.2PROTEL99SE软件的主要特点
1.PROTEL99SE系统针对WindowsNT4/9X作了纯32位代码优化，使得PROTEL99SE设计系统运行稳定而高效。
2.SmartTool（智能工具）技术将所有的设计工具集成在单一的设计环境中：
SmartDoc（智能文档）技术将所有的设计数据文件存储在单一的设计数据库中，有设计管理器来统一管理；
SmartTeam（智能工作组）技术能让通过网络安全地对同一设计进行单独设计，再通过工作组管理功能将各个部分集成到设计管理器中。
3.对电路印刷版设计时的自动布局采用不同的两种布局方式，即组群式和基于统计方式，新增加了自动布局规则设计功能；
增强的交互式布局和布线模式。
4.电路板信号完整性规则设计和检查功能可以
升级会员 