1低频单相函数信号发生器报告文档格式.docx

1低频单相函数信号发生器报告文档格式.docx

《1低频单相函数信号发生器报告文档格式.docx》由会员分享，可在线阅读，更多相关《1低频单相函数信号发生器报告文档格式.docx（34页珍藏版）》请在冰豆网上搜索。

关键词

STC89C52倍频电路移位调幅有效值输出LCD12864

1.引言

随着电子测量及其他部门对各类信号发生器的广泛需求及电子技术的迅速发展，促使信号发生器种类增多，性能提高。

尤其随着70年代微处理器的出现，更促使信号发生器向着自动化、智能化方向发展。

现在，许多信号发生器带有微处理器，因而具备了自校、自检、自动故障诊断和自动波形形成和修正等功能，可以和控制计算机及其他测量仪器一起方便的构成自动测试系统。

当前信号发生器总的趋势是向着宽频率覆盖、低功耗、高频率精度、多功能、自动化和智能化方向发展。

在科学研究、工程教育及生产实践中，如工业过程控制、教学实验、机械振动试验、动态分析、材料试验、生物医学等领域，常常需要用到低频信号发生器。

而在我们日常生活中，以及一些科学研究中，锯齿波和正弦波、矩形波信号是常用的基本测试信号。

譬如在示波器、电视机等仪器中，为了使电子按照一定规律运动，以利用荧光屏显示图像，常用到锯齿波产生器作为时基电路。

信号发生器作为一种通用的电子仪器，在生产、科研、测控、通讯等领域都得到了广泛的应用。

但市面上能看到的仪器在频率精度、带宽、波形种类及程控方面都已不能满足许多方面实际应用的需求。

加之各类功能的半导体集成芯片的快速生产，都使我们研制一种低功耗、宽频带，能产生多种波形并具有程控等低频的信号发生器成为可能。

1.1设计任务

设计并制作一台低频单相函数信号发生器，电路组成框图如图所示。

1．2设计要求

基本要求

（1）制作完成一路正弦波信号输出，频率范围20Hz～20kHz；

（2）具有频率设置和频率步进功能，频率步进10Hz；

（3）输出信号频率稳定度优于10-5，用示波器观察时无明显失真；

（4）输出电压幅度：

在10kΩ负载电阻上的电压峰-峰值Vopp≥20V；

（5）数字显示正弦波的电压有效值、频率等，电压有效值精度5%，频率精度0.1%。

（6）其它。

2.总体方案论证

2.1整体设计思路

方案一：

基于DDS函数发生噐的设计

由单片机、D/A转换器及波形数据存储器等组成系统，单片机控制正弦波波形的合成、相位的改变，以及所有的逻辑和时序控制等工作。

此方案除了要求单片机完成基本的处理分析以外，还需要完成信号波数据的存储、按键的处理、信号显示等控制与变换工作。

其优点在于系统规模小，有较大的灵活性，但单片机内部资源和处理速度不容易满足要求。

方案二：

基于IP核技术的FPGA

由带有IP核的FPGA来完成采集、存储、显示及D/A转换等功能，由IP核实现人机交互及信号输出分析等功能。

FPGA内部可以容纳上百万个晶体管，其单片逻辑门数已达到上百万门，它所能实现的功能也越来越强，同时也可以实现系统集成。

这种方案的优点在于系统高度集成、结构紧凑、操作方便；

缺点是调试过程繁琐、难度大，难以在短时间内完成系统设计。

方案三：

采用单片机控制

运用单片机产生不同的脉冲波，随后运用倍频放大电路，低通滤波电路，相移和放大电路，最终产生输出脉冲。

本方案总体设计全部由基础电路完成，分模块实现各个部分所要求的功能，但由于是使用单片机产生的脉冲波，因为延时函数的影响，会使最终的输出波形产生一点的误差。

综合分析以上三种方案，并且由于我们尚处在学习阶段，利用传统的单片机产生有助于我们提高自己，所以选择方案三。

2.2模块方案论证

2.2.1控制部分选择

采用凌阳系列单片机

凌阳系列单片机指令系统的指令格式紧凑，执行迅速，并且其指令结构提供了对高级语言的支持。

低功耗，低损耗。

另外，它的工作电压范围大，能在低电压供电时正常工作。

采用32MHz的外部晶振，能满足题目要求，但是操作处理比较慢且价格较贵。

采用51系列单片机

MCS-51系列单片机，具有的集成度高、处理功能强、可靠性高、系统结构简单、价格低廉等优点。

采用STC89C52单片机，外接11.0592MHz晶振，勉强能够满足题目要求，但是它的缺点是处理速度较慢。

综合上述两种方案，由于51单片机成本低以及51单片机能够实现所需功能，所以采用方案二。

2.2.2正弦波发生器的选择

采用传统的直接频率合成法直接合成

利用单片机产生不同频率的脉冲波，后经倍频电路产生所需频率，最终经过低通滤波器产生规则正弦波，本方案优点在于可以节约成本，缺点在于产生的正弦波频率存在误差。

不能达到很高的精度。

采用直接数字式频率合成（简称DDS）

用随机读/写存储器RAM存储所需波形的量化数据，按照不同频率要求，以频率控制字K为步进对相对增量进行累加，以累加相位值作为地址码读取存放在存储器内的波形数据，经D/A转换和幅度控制，再滤波即可得到所需波形。

由于DDS具有相对带宽很宽，频率转换时间极短，频率分辨率高等优点，以及输出相位连续，频率、相位和幅度均可实现程控，因此可以完成题目要求。

但要求是3相输出，所以需要3个DDS，成本较高。

综合上述两种方案，由于用DDS产生正玄波较简单，而我们尚处在提升阶段，所以选择用传统的直接合成法。

2.2.3电源部分的设计

本次系统中所用到的电源为上一培训题，简易数控直流电源的改进，再原来的基础上增加了-5V，可同时提供正负15V和正负5V电压的输出，确保了系统各芯片的供电。

本方案将模拟地和数字地分开，中间接一个22uH的电感以消除误差。

3．系统设计与实现

3.1系统电源单元

本单元担任提供对外电源的整流、滤波和作为系统本身工作电源的双重任务。

经过变压器变压之后，得到双18V交流电，两路交流经过一个全桥整流得到正负18V的电压。

正18V提供给调整管，作为对外输出，同时经过三端稳压器，分别得到正负15V，5V作为系统本身工作电源。

电源模块电路图

3.2倍频放大电路模块

由于单片产生单位脉冲波，程序能设计出较稳定的频率为20Hz到200Hz，为满足题目要求，所以设计中采用倍频放大电路，将频率分三部分，不放大从20Hz到200Hz，放大10倍为200Hz到2KHz,放大100倍为2KHz到20KHz，三段共同组成20Hz到20KHz的频率段，完成稳定输出。

该模块由锁相环CD4046和计数器CD4518与74LS161共同组成，分别实现放大100倍和10倍，以达到题目要求的频率。

CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高（约100MΩ），动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。

CD4046锁相的意义是相位同步的自动控制,功能是完成两个电信号相位同步的自动控制闭环系统叫做锁相环,简称PLL。

它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。

锁相环主要由相位比较器（PC）、压控振荡器（VCO）。

低通滤波器三部分组成。

CD4046引脚图

CD4518引脚图CD4046和CD4518构成放大100倍的倍频电路

放大10倍的倍频电路采用74LS161和一个与非门实现，通过预置使161从0011开始计数到1100停止，完成10进制计数，再和CD4046连接可以实现10倍频的放大。

由CD4046和74LS161组成放大10倍的倍频电路

由CD4046和74HC4518组成的放大100倍的倍频电路

3.3低通滤波电路模块

3.3．1内部结构及功能介绍

S3528是采用CMOS工艺制造的双列直插式开关电容低通滤波器。

内部框图如图1所示,管脚排列如下图所示。

它由输入/输出运放、锁存器、内部ROM、可编程分频器及低通滤波器组成。

主要特点是:

●当外接晶体频率为3.5795MHz时,低通截止频率fC的变化范围为40～20kHz（共64个频率点）

●采用开关频率可控的七阶椭圆函数低通滤波器。

●通带内纹波<

0.1dB。

●阻带衰减>

51dB（当f>

1.3fC时）。

3.3．2各管脚的功能

VDD（6脚）:

正电源输入端,一般取5V。

VSS（5脚）:

负电源输入端,可取-5V。

AGND（11脚）:

模拟地。

DGND（15脚）:

数字地。

OSC1、OSC0（13、14脚）:

外接晶振输入端（通常还需并接10MΩ的电阻）。

一般选取3.5795MHz的晶振,OSC1端也可外接时钟信号。

Sig（IN）（12脚）:

信号输入端,该信号加到输入运放的反相端,其输出接低通滤波器。

FB（10脚）输入运放的输出反馈端,在FB和Sig（IN）之间接入适当的电阻,可控制运放的增益,通常阻值应大于10kΩ。

FLT（OUT）（9脚）:

低通滤波器输出端,由于驱动能力有限,负载阻值不能小于10kΩ,若要增大驱动能力,可将此端与BUFF（IN）端相连,通过BUFF（OUT）端输出。

BUFF（IN）、BUFF（OUT）（8、7脚）:

缓冲放大器的输入和输出端,输出可驱动600Ω的负载。

CE（4脚）:

锁存控制信号的输入端,当CE=V+时,输入数据D0～D5不起作用;

当CE=VSS时,数据可直接加到ROM中,完成截止频率点的设置。

此外,CE还可接收TTL电平信号及上升沿锁存输入控制信号。

D0～D5（3,2,1,18,17,16）:

控制低通滤波器截止频率的码字。

这六个管脚可直接接固定电平,完成截止频率点的设置。

由于与TTL电平兼容,这六个管脚也可接微机总线,通过CE的上升沿将输入数据锁存,进而控制内部ROM的输出。

S3528引脚图

S3528滤波电路图

3.4移位和调幅电路模块

在经过上一级的滤波电路输出正弦波并不是标准的正弦波函数，它的幅值都大与零，波形整体偏上，并且因此要计算输出电压的有效值，需要先将波形整体向下移位。

本电路单元采用两个OP07以实现系统所需要求。

由于输出的正弦波峰峰值较小，所以同样要经过一个放大电路。

波形移位和幅值放大电路原理如下图。

利用OP07的移位调幅电路

3.5有效值转化电路

本电路模块采用AD536作为一种新型的求有效值芯片,在数字仪表及自动控制领域有着广泛的应用。

在实际应用中,对外围电路的设计必须非常谨慎,因为其直接影响到输出有效值的精度。

AD536是一种新型的求真有效值芯片,其功能方框图如下图所示。

从图中可看出,其内部电路主要由四部分构成:

求绝对值电路、平方除法器、镜像电流源、输出缓冲放大器。

原理为对输入电压依次进行“取绝对值→平方/除法→取平均值”运算,就能得到交流电压的有效值。

AD536引脚及内部结构图

双极性输出滤波电路

当输入为一正弦信号,AD536的实际输出包含了直流误差和纹波误差。

直流误差主要由平均值电容C1决定,增大C1值可减小输出直流误差和纹波的大小。

为进一步减小输出纹波的大小,可采用如上图所示的双极性输出滤波电路。

上图中C2、R1、C3与内部输出缓冲放大器构成了双极性滤波器。

R1取25kΩ比较合适,C2、C3