实验一基本门电路指导书文档格式.docx
《实验一基本门电路指导书文档格式.docx》由会员分享，可在线阅读，更多相关《实验一基本门电路指导书文档格式.docx（16页珍藏版）》请在冰豆网上搜索。
9
S
■
7
4Li
502rc>
l
电
I
2¥
I
3
A1
402
5¥
2
6K2
7|BGND
VccJY4A4B3Y3AJB
卩
i13
13
F
TL
L
T呼丁
74LSO4
件
J
沖
1r
_a
4
ri67
三、实验内容及方法：
⑴测量与非门的逻辑功能
将74LS00插入实验箱面板上的IC插座，输入端分别接“逻辑电平”输出，由逻辑开关控制，接高电平“1”或低电平“0”。
输出端接至LED“电平显示”输入端。
当与非门输出高电平时，LED亮，低电平时LED灭。
按图接线，检查无误方可接电。
与非门二个输入端1，2，分别为表格所列状态时，读出输出端3的逻辑状态，填入下表
中。
输入端
输出端
1
2
LED
逻辑状态
⑵测量或非门的逻辑功能
将74SL02插入实验面板上的IC插座，输入端分别接“逻辑电平”输出，由拔动开关控制，接高电平“1”、低电平“0”，输出端接到LED的“电平显示”输入端，输出高电平时LED亮，低电平时LED灭。
或非门输入端2，3分别为下表所列状态时，读出输出状态，填入表内。
14
Vcc
1/4
74LS02
接电平显示
输出状态
（3）测量非门的逻辑功能
将74LS04非门插入实验箱面板上的IC插座，验证一组输入输出逻辑关系。
输入端接“逻辑电平”，输出端接“电平显示”，由LED显示电平，按图接线，检查无误后方可接电源。
由逻辑开关控制，使输入端1分别为下表所列状态，将输出端显示状态，填入下表中。
三、思考题
1、用上述三种芯片，能否实现单独的与门、或门（画出实验电路连线图）
四、仪器与材料：
1、电子实验箱
2、74LS00芯片、74LS02芯片、74LS04芯片
实验二数据选择器
一、实验目的：
1.熟悉中规模集成数据选择器的逻辑功能及测试方法
2.学习用集成数据选择器进行逻辑设计
二、实验原理
数据选择器是常用的组合逻辑部件之一。
它由组合逻辑电路对数字信号进行控制来完成较复杂的逻辑功能。
它有若干个数据输入端D0,D1……，若干个控制输入端A0,A1……,和
一个输出端丫0。
在控制输入端加上适当的信号，即可从多个输入数据源中将所需的数据信号选择出来，送到输出端。
使用时也可以在控制输入端上加上一组二进制编码程序的信号，使电路按要求输出一串信号，所以它也是一种可编程序的逻辑部件。
中规模集成芯片74LS153为双四选一数据选择器，引脚排列如下图所示，其中D0,D1,D2,D3为四个数据输入端，Y为输出端，A1,A2为控制输入端（或称地址端）同时控
制两个四选一数据选择器的工作，G为工作状态选择端（或称使能端）。
74LS153的逻辑功
能如表一所示，当1G（=2G）=0时，电路正常工作，被选择的数据送到输出端，如果
Vct2D22D32Y
161514131211109I
）74LS153
13345673
石的1巧1。
2lDilDoirGNDA2A1=01,则选中数据D1输出。
当G=0时，74LS153的逻辑表达式为Y=AAoD0+AAoU+AAoD2+AAoD3
数据选择器是一种通用性很强的中规模集成电路，除了能传递数据外，还可用它设
计成数码比较器，变并行码为串行及组成函数发生器。
用数据选择器可以产生任意组合的逻辑函数，因而用数据选择器构成函数发生器方法
简便，线路简单。
对于任何给定的三输入变量逻辑函数均可用四选一数据选择器来实现，同
时对于四输入变量逻辑函数可以用八选一数据选择器来实现。
应当指出，数据选择器实现逻
辑函数时，要求逻辑函数式变换成最小项表达式，因此，对函数化简没有意义的。
三、实验内容：
1.测量74LS153双四选一数据选择器的逻辑功能
地址线、数据输入端、使能端接逻辑开关，输出端接0—1指示器
按表逐项进行验证数据选择器的逻辑功能填入表
输入
输出
G
A1
A2
Y
X
2.用74LS153实现下述函数
构成函数F=A•C+B+A•C
五、实验报告要求
1、总结74LS153的逻辑功能
2、论证自己设计的逻辑电路的正确性及优缺点
六、仪器和材料：
1、74LS00二入与非门
2、74LS20四一二入与非门
3、实验面板
实验三组合逻辑电路
熟练掌握一个组合逻辑电路的设计方法，并会应用电路实现
二、实验内容：
要求学生自行设计一个三输入变量的多数表决电路
要求有完整的设计过程，自行组建电路，并记录结果。
三、实验报告要求
1、论证自己设计的逻辑电路的正确性及优缺点
2、写出心得体会
四、仪器和材料:
根据学生设计方案选取
实验四触发器
熟悉触发器逻辑功能与测试方法
触发器是具有记忆功能的二进制信息存贮器件，是时序逻辑电路的基本单元之一，触发器按逻辑功能可分RS、JK、D、T触发器；
按电路触发方式可分为主从触发器和边沿触
发器两大类。
下图1所示电路由两个“与非”门交叉耦合而成的基本RS触发器，它是无时钟控制
低电平直接触发的触发器，有直接置位、复位的功能，是组成各种功能触发器的最基本单元。
基本RS触发器也可以用两个“或非”门组成，它是高电平直接触发的触发器。
下图2所示是74LS00芯片引脚图，四入与非门引脚图。
JK触发器是一种逻辑功能完善，通用性强的集成触发器，在结构上可分为主从型JK
触发器和边沿型JK触发器，在产品中应用较多的是下降沿触发的边沿型JK触发器。
JK触
发器的逻辑功能：
它有三种不同功能的输入端，第一种是直接复位、置位输入端，用R和S
表示。
在S=0，
R=1或R=0，S=1时，触发器将不受其它输入端状态影响，使触发器强
1”（或“0”）时,
钟脉冲输入端，用来控制触发器触发翻转（或称作状态更新），用CP表示（在国家标准符
号中称作控制输入端，用C表示），逻辑符号中CP端处若有小圆圈，则表示触发器在时钟脉冲下降沿（或负边沿）发生翻转，若无小圆圈，则表示触发器在时钟脉冲上升沿（或正边沿）发生翻转。
第三种是数据输入端，它是触发器状态更新的依据，用J,K表示。
JK触发
器的状态方程为：
Qn^JQnKQn
本实验采用74LS112型双JK触发器，是下降边沿触发的边沿触发器，引脚排列如图所
示：
74LS112
、实验内容：
（1）按图1用与非门74LS00构成基本RS触发器
R
"
s
Q
10
01
►0
f1
⑵测试双JK触发器74LS112逻辑功能
①测试RL,SD的复位，置位功能
任取一只JK触发器TRd^SD,J,K端接逻辑开关，CP端接单脉冲源,Q和Q端接电平批示器，按表2要求改变"
Rd：
SD（J,K,CP处于任意状态）,并在RD=0（^=1）或^d=0（Rd=1）作用期间任意改变JK及CP的状态，观察Q和Q状态,记录之.
Rd
Sd
K
CP
②测试JK触发器的逻辑功能
按表要求改变J,K,CP端状态，观察Q和Q状态变化，观察触发器状态更新是否发生在CP
脉冲的下降沿（即CP由1变0）,记录之.
Qn+1
亠n只
Q=0
Q=1
0•1
1•0
0*1
1・0
1k0
1*0
③将JK触发器的J,K端连在一起，构成T触发器
CP端输入1HZ连续脉冲，用电平指示器观察,Q端变化情况•
CP端输入1HZ连续脉冲，用双踪示波器观察CP,Q,Q的波形，注意相位和时间关系，描绘
之•
四、实验报告要求
1、列表整理各类型触发器的逻辑功能
2、总结JK触发器74LS112和基本RS触发器的特点
五、仪器和材料：
1、74LS112边沿JK触发器
2、74LS74边沿D触发器
实验五：
集成计数器
熟悉集成单元计数器的使用
计数器是一种重要的时序逻辑电路，它不仅可以计数，而且用作定时时控制及进行
数字运算等。
按计数功能计数器可分加法、减法和可逆计数器，根据计数体制可分为二进制和任意进制计数器，而任意进制计数器中常用的是十进制计数器。
根据计数脉冲引入的方式又有同步和异步计数器之分。
1、中规模十进制计数器
中规模集成计数器品种多，功能完善，通常具有预置、保持、计数等多种功能。
74LS192芯片逻辑引脚如图所示：
BQ】Q“CPDCPuQ①GND
说明如下：
当清除端为高电平“T时，计数器直接清零（称为异步清零），执行其它功能时，CR置低电平。
当CR为低电平，置数端LD为低电平时，数据直接从置数端Da,Db,Dc,Dd置入计数器。
当CR为低电平，LD为高电平时，执行计数功能。
执行加计数时，减计数端CPd接
高电平，计数脉冲由加计数端CPu输入，在计数脉冲上升沿进行8421编码的十进制加法计数。
执行减计数时，加计数端CPu输入高电平，计数脉冲由减计数端CPD输入，在计数脉冲上升沿进行8421编码十进制减法计数。
2、计数器的级联使用
一只十进制计数器只能表示0-9十个数，在实际应用中要计的数往往很大，一位数是
不够的，解决这个问题的办法是把几个十进制计数器级联使用，以扩大计数范围。
如图
3所示，为两只74LS192构成的加计数级联电路图，连接特点是低位计数器的CPu端接
计数脉冲,
进位输出端CO接到高一位计数器的
CPu端。
在加计数过程中,
当低位计数
器输出
升级会员 