基于CPLD的频率计设计毕业设计论文 精品Word文档格式.docx

基于CPLD的频率计设计毕业设计论文 精品Word文档格式.docx

《基于CPLD的频率计设计毕业设计论文 精品Word文档格式.docx》由会员分享，可在线阅读，更多相关《基于CPLD的频率计设计毕业设计论文 精品Word文档格式.docx（47页珍藏版）》请在冰豆网上搜索。

学院

毕业设计（论文）原创承诺书

1．本人承诺：

所呈交的毕业设计（论文）《基于CPLD的频率计设计》，是认真学习理解学校的《长春理工大学本科毕业设计（论文）工作条例》后，在教师的指导下，保质保量独立地完成了任务书中规定的内容，不弄虚作假，不抄袭别人的工作内容。

2．本人在毕业设计（论文）中引用他人的观点和研究成果，均在文中加以注释或以参考文献形式列出，对本文的研究工作做出重要贡献的个人和集体均已在文中注明。

3．在毕业设计（论文）中对侵犯任何方面知识产权的行为，由本人承担相应的法律责任。

4．本人完全了解学校关于保存、使用毕业设计（论文）的规定，即：

按照学校要求提交论文和相关材料的印刷本和电子版本；

同意学校保留毕业设计（论文）的复印件和电子版本，允许被查阅和借阅；

学校可以采用影印、缩印或其他复制手段保存毕业设计（论文），可以公布其中的全部或部分内容。

以上承诺的法律结果将完全由本人承担！

作者签名：

年月日

摘要

频率测量是电子测量领域最基本也是最重要的测量之一。

但基于传统测频原理的频率计在测频时测量精度将随被测信号频率的下降而降低，在实用中有较大的局限性。

因此，本文提出了一种基于CPLD的数字频率计的设计方法。

该设计电路简洁，软件潜力得到充分挖掘，低频段测量精度高，有效防止了干扰的侵入，把CPLD具有的编程灵活，适用范围宽，价格大众化等优点用于实现频率计的设计。

该频率计采用先进的EDA技术及自上而下的设计，使用流行的VHDL语言编程，并在Max+plusII软件平台上进行编译仿真。

经过硬件调试和软件仿真后结果证明此设计方案符合毕设要求和技术参数。

关键词：

频率计EDA技术CPLD

ABSTRACT

Frequencymeasurementisthemostbasicelectronicandalsooneofthemostimportantmeasureinthemeasurementfield.Buttheaccuracyoffrequencymeterwhichisbasedonthetraditionalprinciplewillvarydependingonthemeasuredsignalfrequencyandthelower,hasgreatlimitationsinthepracticalinfrequencymeasurement.Therefore,thisarticleputsforwardadesignmethodofdigitalfrequencymeterbasedonCPLD.TheadvantagesuchastheCPLDprogrammingflexibility,wideapplicablescope,andthepopularpriceetc,areusedtoimplementthefrequencymeterdesignbythesimplecircuitdesign,thefullyexcavateofsoftwarepotential,theprecisioninlowfrequencymeasurement,andtheeffectivelypreventoftheinvasionoftheinterference.ThefrequencymeterdesignwhichisfromtoptobottomadoptstheadvancedEDAtechnologyandpopularVHDLlanguageprogramming,andcompilingonMax+plusIIsoftwareplatformsimulation.

Keywords:

frequencymeter;

EDA;

CPLD

第1章绪论

1.1背景

20世纪后期，随着信息技术、电子技术的飞速发展，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会信息化程度的大大提高和社会生产力的发展。

微电子技术的进步使集成电路设计在不断地向超大规模、极低功耗和超高速的方向发展，在功能上，现代集成电路已能实现单片电子系统SOC（Systemonchip）的功能。

进入九十年代后，复杂可编程逻辑器件（ComplexProgrammableLogicDevice）已经成为ASIC的主流产品，在整个ASIC市场占有了较大的份额。

它们一般具有可重编程特性，实现的工艺有EPROM技术、闪烁EPROM技术和EPROM技术，可用固定长度的金属线实现逻辑单元之间的互连。

这种连续式结构能够方便地预测设计的时序，同时保证了CPLD的高速性能。

CPLD的集成度一般可达数千甚至数万门，能够实现较大规模的电路集成。

电子设计自动化（ElectronicsDesignAutomation，EDA）技术是一种以计算机为工作平台，以EDA软件工具为开发环境，以硬件描述语言和电路图描述为设计入口，以可编程逻辑器件为实验载体，以ASIC（ApplicationSpecificIntegratedCircuit）、SOC（SystemOnChip）和SOPC（SystemOnProgrammableChip）嵌入式系统为设计目标，以数字系统设计为应用方向的电子产品自动化设计技术。

EDA技术在硬件实现方面融合了大规模集成电路制造技术、IC版图设计技术、ASIC测试和封装技术、FPGA/CPLD编程下载技术、自动测试技术等；

在计算机辅助工程方面融合了计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）、计算机辅助工程（CAE）技术以及多种计算机语言的设计概念，而在现代电子学方面则容纳了如电子线路设计理论、数字信号处理技术、数字系统建模和优化技术及长线技术理论等等，因此EDA技术是现代电子系统计、制造不可缺少的技术。

1.2频率计设计的目的和意义

毫无疑问，无论是在科技研究还是在实际应用中，频率测量都是最基本的测量且其作用都显得尤为重要。

随着微电子科技的发展，对测频技术的要求也越爱越高。

频率计又称为频率计数器，是一种专门对被测信号频率进行测量的电子测量仪器。

在传统的生产制造业中，频率计被广泛的应用在产线的生产测试中以确保产品质量。

在计量实验室中，频率计被用来对各种电子测量设备的本地振荡器进行校准。

在无线通讯测试中，频率计即可以用来对无线通讯基站的主时钟进行校准，还可以用来对无线电台的跳帧信号进行分析。

传统的频率计通常采用组合电路和时序电路等大量的硬件电路构成，产品不但体积大，运行速度慢，而且测量低频信号时不宜直接使用。

在传统的控制系统中，通常将单片机作为控制核心并辅以相应的元器件构成一个整体。

但这种方法硬件连线复杂、可靠性差，且在实际应用中往往需要外加扩展芯片，这无疑会增大控制系统的体积，还会增加引入干扰的可能性。

对一些体积小的控制系统，要求以尽可能小的器件体积实现尽可能复杂的控制功能，直接应用单片机及其扩展芯片就难以达到所期望的效果。

复杂可编程逻辑器件（CPLD）具有集成度高、运算速度快、开发周期短等特点，基于CPLD的数字频率计的设计电路简洁，软件潜力得到充分挖掘，低频段测量精度高，有效防止了干扰的侵入。

其独到之处体现在用软件取代了硬件。

基于CPLD设计的频率计，在传统意义设计上实现了一些突破。

1、用单元电路或单片机技术设计的频率计电路复杂、稳定性差。

采用CPLD就能够克服这一点，它可以把具有控制功能的各个模块程序下载在一块芯片上。

这一块芯片就能代替原来的许许多多的单元电路或单片机的控制芯片和大量的外围电路。

大大的简化了电路结构，提高了电路稳定性。

2、以往的频率计测量范围都是有限的，为测量不同频率的信号都要专门的设计某一部分电路，这样很麻烦。

而基于CPLD设计的频率计可以通过修改VHDL语言程序来达到改变测量范围的目的。

1.3论文所做的工作及研究内容

随着EDA技术的发展和可编程逻辑器件的广泛使用，传统的自下而上的数字电路设计方法、工具、器件已远远落后于当今技术的发展。

本设计主要论述了利用CPLD实现多功能频率计的过程，使得频率计具有了测量精度高、功能丰富、控制灵活等特点。

该频率计按照直接测频法、等精度测频法的原理，克服了传统技术中测频精度随被测信号频率下降而下降的缺点。

两种测量方法测量均具有较高的测量精度。

本设计主要工作包括以下几项内容：

1、简述了当今频率计的发展情况，对几种常用的测频方法进行了介绍和对比。

2、在CPLD基础上分别采用直接测频法、等精度测频法来实现对频率的测量。

3、完成了基于EDA平台Max+plusII的CPLD的软件电路设计，并且编译调试。

4、利用CPLD芯片完成了硬件电路设计及下载、调试。

第2章设计环境介绍

本设计采用VHDL硬件描述语言及原理图设计模块作为设计输入，内部有强大的库支持，在电子设计的各个阶段、各个层次通过计算机模拟仿真验证。

2.1EDA技术的发展及VHDL简介

2.1.1EDA技术的发展

EDA技术伴随着计算机、集成电路。

电子系统设计的发展，经历了计算机辅助设计（ComputerAssistDesign，CAD）、计算机辅助工程设计（ComputerAssistEngineeringDesign,CAE）和电子设计自动化（ElectronicsDesignAutomation，EDA）三个发展阶段。

EDA技术在进入21世纪以后，得到了更大的发展，突出表现在以下几个方面：

1、电子设计成果以自主知识产权的方式得以明确表达和确认成为可能。

2、在方针和设计两方面支持标准硬件描述语言的功能强大的EDA软件不断推出。

3、EDA技术使得电子领域各学科的界限更加模糊，更加互为包容：

模拟与数字、软件与硬件、系统与器件、ASIC与GPGA、行为与结构等。

4、更大规模的FPGA和CPLD器件的不断推出。

5、基于EDA工具的ASIC设计标准单元以涵盖了大规模电子系统及IP核模块。

软硬件IP核在电子行业的产业领域、技术领域和设计应用领域得到进一步确认。

2.1.2VHDL简介

VHDL（VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage，超高速集成电路硬件描述语言）是在20世纪80年代后期，由美国国防部开发的一种快速设计电路的工具，目前已经成为IEEE的一种工业标准硬件描述语言。

相比传统的电路系统设计方法，VHDL具有多层次描述系统硬件功能的能力，支持自顶向下和基于库的设计的特点，因此设计者可以不必了解硬件结构。

从系统设计入手，在顶层进行系统方框图的划分和结构设计，在方框图一级用VHDL对电路的行为进行描述，并进行仿真和纠错，然后在系统一级进行验证，最后再用逻辑综合优化工具生成具体的门级逻辑电路的网表，下载到具体的CPLD器件中去，从而实现可编程的专用集成电路（ASIC）的设计。

VHDL语言覆盖面广、描述能力强，能支持硬件的设计、验证、综合和测试，是一种多层次的硬件描述语言。

一个VHDL设计由若干个VHDL文件构成，每个文件主要包含如下三个部分中的一个或全部：

1、程序包（Packa