锁相技术课程论文Word格式.docx
《锁相技术课程论文Word格式.docx》由会员分享，可在线阅读，更多相关《锁相技术课程论文Word格式.docx（12页珍藏版）》请在冰豆网上搜索。
摘要
本文主要介绍了锁相环和锁相频率合成的数学模型，工作原理及频率合成器的应用。
双环频率合成器的优点是杂波抑制度高、调试方便；
缺点是频率转换速度比直接合成慢。
频率合成器是电子系统的心脏，是决定电子系统性能的关键设备，随着通信、数字电视、卫星定位、航空航天、雷达和电子对抗等技术的发展，对频率合成器提出了越来越高的要求。
频率合成技术是将一个或多个高稳定、高精确度的标准频率经过一定变换，产生同样高稳定度和精确度的大量离散频率的技术。
频率合成理论自20世纪30年代提出以来，已取得了迅速的发展，
关键词锁相环锁相环数学模型锁相环相位模型频率合成器
双环频率合成器的工作原理双环频率合成器的原理图
目次
1.引言……………………………………………………………………………………………………4
1.1课题目的和意义………………………………………………………………………………………4
1.2课题研究内容…………………………………………………………………………………………4
2锁相环和双环频率合成器的工作原理………………………………………4
2.1锁相环简介…………………………………………………………………4，5，6
2.2双环频率合成器工作原理…………………………………………6，7，8
3.频率合成器应用…………………………………………………………………………………8
3.1频率合成器芯片…………………………………………………………………………………8
3.2频率合成器的EDA实现…………………………………………………………………………9
3.3直接数字频率合成的DSP实现………………………………………………………………9，10
结论………………………………………………………………………………………………………11
参考文献………………………………………………………………………………12
图1锁相环路的相位模型……………………………………………………………………4
图2锁相环的线性化相位模型…………………………………………………………………………5
图3双环频率合成器……………………………………………………………………………………7
图4双环频率合成器的仿真原理图…………………………………………………………………8
1引言（或绪论）
1．1课题目的和意义
1.1.1课题目的
设计双环频率合成器，用systemview软件来仿真和实现。
加深对锁相环和频率合成器原理的理解，学会使用systemxiew软件。
摸索出双环的配合及参数最佳选择为思路和方法。
1.1.2课题意义
双环频率合成器的设计实现避免了一些单环频率合成器的缺点，有助于辅助环的性能改善，使频率合成器得到了更广泛的应用。
也锻炼了我的思考能力，学会灵活运用软件，有助于我综合能力的提高。
1．2课题研究内容
该课题主要研究双环频率合成器的工作原理，数学模型，设计方法，最优参数的设计和仿真的实现。
2锁相环和双环频率合成器的工作原理
2．1锁相环简介
2．1．1锁相环
锁相环是种以消除频率误差为目的的反馈控制电路，但它的基本原理是利用相位误差电压去消除频率误差，所以当电路达到平衡状态之后，虽然有剩余相位误差存在，但频率误差可降低到零，从而实现无频差的频率跟踪和相位跟踪。
锁相环由三部分组成，它包含压控振荡器，鉴相器和环路滤波器三个基本部件，三者组成一个闭合环路，输入信号为，输出信号为，反馈至输入端。
PD1
2．1．2锁相环的数学模型
图1锁相环路的相位模型
按图1的环路相位模型，不难导出环路的数学模型:
（1）
式
（1）是锁相环路数学模型的一般形式，也称动态方程，从物理概念上可以逐项理解它的含义;
式中pφe（t）显然是环路的瞬时频差
（2）
右边第一项pφi（t）称固定角频率，
（3）
式中最后一项
AdA0AF（p）sinφe（t）称控制角频差，
AdA0AF（p）sinφe（t）=Δωo（t）=ωo-ωr（4）
其表示压控振荡器在uc（t）=AdAF（p）sinφe（t）的作用下，产生振荡角频率ωo偏离ωr的数值。
于是动态方程
（1）构成如下关系：
瞬时频差=固有频差-控制频差
从方程
（1）可以解出稳态相差]
2．1．3锁相环的线性化相位模型
Ad
图2锁相环的线性化相位模型
当输入与输出的相位线性化差小于30度是，鉴相器可以线性化。
线性化后的锁相环相位模型如图2。
2．1．3锁相环的频率特性
1.锁相环路的捕捉特性
当环路未加输入信号ui（t）时，VCO上没有控制电压，它的振荡频率为ωr。
若将频率ωi恒定的输入信号加到环路上去，固有频差（起始频差）Δωi=ωi-ωr，因而在接入ui（t）的瞬间，加到鉴相器的两个信号的瞬时相位差
相应地，鉴相器输出的误差电压ud（t）=AdsinΔωit。
显然，ud（t）是频率为Δωi的差拍电压。
下面分三种情况进行讨论：
（1）Δωi（t）较小，即VCO的固有振荡频率ωr与输入信号频率ωi相差较小。
（2）Δωi较大，即ωr与ωi相差较大，使Δωi超出环路滤波器的通频带，但仍小于捕捉带Δωp。
（3）Δωi很大，即ωr与ωi相差很大，使Δωi不但远大于环路滤波器的通频带，而且大于捕捉带Δωp。
2.锁相环路的跟踪特性
当环路锁定后，如果输入信号频率ωi或VCO振荡频率ωo发生变化，则VCO振荡频率ωo跟踪ωi而变化，维持ωo=ωi的锁定状态，这个过程称为跟踪过程或同步过程。
相应地，能够维持环路锁定所允许的最大固有频差|Δωi|，称为锁相环路的同步带或跟踪带，用ΔωH表示。
2．2双环频率合成器工作原理
2．2．1双环频率合成器环概念
1.频率合成器是指能对频率进行加减乘除运算，将一个或几个标准频率变成多个频率的电子装置。
2.频率合成器的主要性能指标：
（1）频率范围：
频率范围是指频率合成器输出频率的最小值和最大值之间的变化范围。
（2）频道数与频道间隔：
频道数是指频率合成器所能提供的频率个数。
频道间隔是指两个相邻频道之间的频率差。
（3）频率转换时间:
频道转换时间是指频率合成器从某一频率转换为另频率所需要的时间，它包括频道置定时间以及捕捉时间。
（4）长期频率稳定度：
长期频率稳定度是指一天以上时间范围内的频率稳定度，它主要是由振荡器器件老化，环境温度和湿度变化等因素引起的。
（5）噪声性能
频谱纯度和短期频率稳定度和瞬间频率稳定度。
3．频率合成器分为直接式频率合成和锁相式频率合成以及直接数字式频率合成。
该课题所设计的双环频率合成器主要是锁相式频率合成。
锁相式频率合成器又称间接式频合器，是在20世纪50年代出现的第二代频率合成技术。
它利用一个或多个锁相环来完成频率变换任务。
目前已有许多频率合成器专用锁相集成电路，给制作体积小、性能好、价格低的频率合成器带来了极大的方便。
这种方法的优点是
杂波抑制度高、调试方便；
这种方法仍在广泛使用中。
2．2．2双环频率合成器原理
LF1
VCO1
晶振
fr1fo1
（I）
÷
R
N1
MX
（—）—）
fr2f
10
VCO2
LF2
PD2
fo2
N2
（II）
图3双环频率合成器
图3是双环频率合成器的方框图。
环路分主环（I）和辅助环（II），它们通过混频器MX结合在一起。
主环提供输出，由于它的参考频率fr1，与单环频合器相比，在输出频率相同的情况下，分频比N1可以大大降低，有利于减小环路的输出杂波和相位噪声，并改善捕捉性能。
辅助环的主要作用在于保证必要的频道间隔，其参考频率为fr2。
由于辅助环的输出频率大大低于主环，因此分频比也可大大降低，同样有利于辅助环性能的改善。
双环频合器的主要特点在于将单环中的巨大分频比由两个环路来负担，使这两个环的分频比都比较小，同时将两个单环尤其是主环的参考频率大幅度提高，从而满足了参考频率高、分频比小和频道间隔窄等要求。
本方案的频率关系为fo1=N1*fr1+fr2*N2/10
2．2．3双环频率合成器的仿真原理图
图4双环频率合成器的仿真原理图
原理图中的参数为：
模块0（信源）的输出频率fr1=100Hz,模块18的输出频率fr2=10Hz,模块18的分频比为10，模块17的分频比N1=20，模块19的分频比为10，模块20的分频比N2=100，所以fo1=N1*fr1+fr2*N2/10=2100Hz。
由模块3（信宿）的输出频谱图可只，环路在2100Hz出锁定。
而模块4的输出近似为直流，因为频率差为0，而频率和被低通滤波器滤掉。
3频率合成器的应用
3.1频率合成器芯片
早期的频率合成器主要由分立元器件来实现。
80年代以来，微电子技术和计算机技术的飞速发展，使得频率合成器趋于全集成化，所有电路都集成在一块芯片上。
频率合成器的发展趋势是频率更高、系统功能更强、制作工艺更先进、集成度更高、成本更低、系列品种更加完善。
双环或多环锁相式频率合成器、DDS与锁相式混合的频率合成器已经实现单片集成。
频率合成器已经与通信系统收发信机的射频电路集成在一起，形成了集接收机、发射机、频率合成器于一体的SOC芯片。
生产频率合成器芯片的厂商主要有美国的AD公司、国家半导体公司、Motorola公司、Qualcomm公司；
日本的富士通公司和荷兰的Philips公司。
3.2频率合成器的EDA实现
在有些场合，专用DDS芯片在控制方式、转化速度等方面往往与系统的要求差距很大，这时可用EDA（电子设计自动化）技术按照自己的需要来设计基于DDS的ASIC。
用EDA技术来实现的过程是：
首先按照“自顶向下”的设计思想，用VHDL（硬件描述语言）或图形输入等方法来编辑DDS的功能电路，然后经过功能仿真、编译、后仿真、编程验证等步骤，最后将后仿真正确的文件经编程电缆下载到FPGA中，该FPGA即为所定制的ASIC。
3.3直接数字频率合成的DSP实现
DDS的DSP实现方法基于在单位圆上有2个极点（e±
jφ）的数字谐振器，这种IIR滤波器的脉冲响应h（n）＝sinnφμ（n），是幅度为1的等幅正弦波，对应的Z变换为H（z）＝sinφz－1／（1－2cosφz－1＋z－2），差分方程为：
h（n）＝c0δ（n－1）＋c1h（n－1）－h（n－2），其中c0＝sinφ，c1＝2cosφ。
输出频率fo与极点位置关系为φ＝2πfoTs（Ts为采样周期），故fo与滤波器系数的关系为c0＝sin2πfoTs，c1＝2cos2πfoTs。
若把fo写成fo＝（m／n）fs的形式（其中m、n为整数），则有c0＝sin（2πm/n），c1＝2cos（2πm/n）。
这样通过改变m、n值就可以合成不同的频率。
可以用DSP芯片来实现基于这种算法的DDS。
用这种方法可以产生比采用正弦查表法更多的频率，更关键的是在特定频率时的谐波失真很小。
而以DSP芯片为核心的硬件设计，又使其具有设计简单、
升级会员 