计算机组成原理课件第7章PPT课件PPT文件格式下载.ppt

计算机组成原理课件第7章PPT课件PPT文件格式下载.ppt

《计算机组成原理课件第7章PPT课件PPT文件格式下载.ppt》由会员分享，可在线阅读，更多相关《计算机组成原理课件第7章PPT课件PPT文件格式下载.ppt（41页珍藏版）》请在冰豆网上搜索。

为了区别CPU内部的寄存器，我们把I/O接口电路中所包含一组寄存器称为I/O端口，简称为端口（Port）。

端口分为数据端口、状态端口和控制端口。

二、二、I/O端口编址端口编址nI/O端口统一编址：

端口统一编址：

是对I/O端口和存储单元按照存储单元的编址方法统一编排地址号，由I/O端口地址和存储单元地址共同构成一个统一的地址空间。

nI/O端口独立编址：

端口独立编址：

建立了两个地址空间，一个为内存地址空间，一个为I/O地址空间。

I/O端口的译码方法端口的译码方法n固定式地址译码固定式地址译码固定式译码的端口地址由硬件连线决定，不能更改，适用于不需改变端口地址的场合。

若地址信号A9A0=2F8H时，选中此端口，并进行数据输入。

I/O端口的译码方法端口的译码方法n可选地址译码：

可选地址译码：

这种译码方式可通过开关使接口卡的I/O端口地址根据要求加以改变而无需改动线路，电路有以下几种形式。

7.2输入与输出输入与输出一、程序控制方式一、程序控制方式二、中断方式二、中断方式三、三、DMA方式方式四、通道方式四、通道方式一、程序控制方式n无条件传送方式无条件传送方式：

无条件传送方式又称同步传送方式。

适用于一些简单的外设，如开关、继电器、数码管、发光二极管等，CPU在任何时候都可以用IN或OUT指令直接对这些外设进行输入/输出操作。

由于在这种方式下CPU对外设进行输入/输出操作时无需考虑外设的状态，故称为无条件传送方式。

一、程序控制方式n查询传送方式查询传送方式：

二、中断方式二、中断方式n中断的基本概念中断的基本概念：

中断是指当CPU正在执行程序过程中，由于某一突发事件的发生，CPU暂时中止正在执行的程序，转去处理突发事件，待处理完毕后，再返回到原来被中止的程序继续执行。

可见中断是一个过程，能够引起中断的突发事件称为中断源，根据中断源不同，可以将中断分为硬件中断和软件中断。

n中断系统的功能1）CPU和外围设备并行工作2）分时操作3）增强系统的可靠性4）实时处理5）人机交互总之，中断系统在计算机中具有很重要的作用，中断系统和操作系统是密切相关的，在很多方面，操作系统是借助中断系统来控制和管理计算机系统的。

中断处理过程中断处理过程CPU从接受中断请求信号到中断服务结束，可分为两个阶段：

第一个阶段是中断响应；

第二个阶段是中断处理。

中断基本接口中断基本接口n中断基本接口该接口至少包括：

中断请求逻辑、中断响应逻辑、数据端口BS外设接口忙（BuSy）标志、RD外设准备就绪（ReaDy）标志、EI（EnableInterrupt中断允许触发器）IR（InterruptRequest）中断请求触发器、IM（InterruptMask）中断屏蔽触发器1、单级中断、单级中断n单级中断与中断优先权单级中断单级中断n按中断优先权响应中断实例单级中断单级中断n中断源识别方法

（1）软件查询法

（2）硬件菊花链式法2、多级中断、多级中断n多级中断优先权n对于n级中断，在CPU中就有n个中断请求触发器，总称为中断请求寄存器中断请求寄存器；

与之对应的有n个中断屏蔽触发器，总称为中断屏蔽寄存器中断屏蔽寄存器。

与单级中断不同，在多级中断中，中断屏蔽寄存器的内容是一个很重要的程序现场，因此在响应中断时，需要把中断屏蔽寄存器的内容保存起来，并设置新的中断屏蔽状态。

一般在某一级中断被响应后，要置“1”（关闭）本级和优先权低于本级的中断屏蔽触发器，置“0”（开放）更高级的中断屏蔽触发器，以此来实现正常的中断嵌套。

多级中断多级中断n多级中断中的每一级可以只有一个中断源，也可以有多个中断源。

在多级中断之间可以实现中断嵌套，但是同一级内有不同中断源的中断是不能嵌套的，必须是处理完一个中断后再响应和处理同一级内其他中断源。

n设置多级中断的系统一般都希望有较快的中断响应时间，因此首先响应哪一级中断和哪一个中断源，都是由硬件逻辑实现，而不是用程序实现。

另外，在二维中断结构中，除了有中断优先级排队电路确定优先响应中断级外，还要确定优先响应的中断源，一般通过链式查询的硬件逻辑来实现。

显然，这里采用了独立请求方式与链式查询方式相结合的方法决定首先响应哪个中断源。

多级中断多级中断n每个中断请求信号保存在“中断请求”触发器中，经“中断屏蔽”触发器控制后，可能有若干个中断请求信号IRi进入虚线框所示的排队电路。

排队电路在若干中断源中决定首先响应哪个中断，并在其对应的输出线IRi上给出“1”信号，而其他各线为“0”信号（IR1IR4中有一个信号有效）。

之后，编码电路根据排上队的中断源输出信号IRi，产生一个预定的地址码，转向中断服务程序入口地址。

n在多级中断中，如果每一级请求线上还连接有多个中断源设备，那么在识别中断源时，还需要进一步用串行链式方式查询。

这意味着要用二维方式来设计中断排队逻辑。

多级中断多级中断中断屏蔽中断屏蔽

（1）为每个或每级中断源设置一个中断屏蔽位，改变屏蔽码后处理机响应各个中断源的中断请求和实际中断服务的先后次序多级中断多级中断

（2）改变处理机优先级处理机优先级改变后响应中断过程多级中断多级中断【例例1】对于二维中断系统。

请问：

（1）在中断情况下，CPU和设备的优先级如何考虑?

请按降序排列各设备的中断优先级。

（2）若CPU现执行设备B的中断服务程序，IM2，IM1，IM0的状态是什么?

如果CPU执行设备D的中断服务程序，IM2，IM1，IM0的状态又是什么?

（3）每一级的IM能否对某个优先级的个别设备单独进行屏蔽?

如果不能，采取什么办法可达到目的?

（4）假如设备C一提出中断请求，CPU立即进行响应，如何调整才能满足此要求?

多级中断多级中断【解解】

（1）在中断情况下，CPU的优先级最低。

各设备的优先次序是：

ABCDEFGHICPU。

（2）执行设备B的中断服务程序时IM2IM1IM0=111；

执行设备D的中断服务程序时，IM2IM1IM0=011。

（3）每一级的IM标志不能对某个优先级的个别设备进行单独屏蔽。

可将接口中的EI（中断允许）标志清“0”，它禁止设备发出中断请求。

（4）要使设备C的中断请求及时得到响应，可将设备C从第2级取出来，单独放在第3级上，使第3级的优先级最高，即令IM3=0即可。

多级中断多级中断【例例2】参见例1所示的系统，只考虑A，B，C三个设备组成的单级中断结构，它要求CPU在执行完当前指令时对中断请求进行服务。

假设：

（1）CPU“中断批准”机构在响应一个新的中断之前，先要让被中断的程序的一条指令一定要执行完毕；

（2）TDC为查询链中每个设备的延迟时间；

（3）TA，TB，TC分别为设备A，B，C的服务程序所需的执行时间；

（4）TS,TR为保存现场和恢复现场所需的时间；

（5）主存工作周期为TM。

试问：

就这个中断请求环境来说，系统在什么情况下达到中断饱和?

多级中断多级中断【解解】参阅8.2.1小节的中断处理流程，并假设执行一条指令的时间也为TM。

如果三个设备同时发出中断请求，那么依次分别处理设备A、设备B、设备C的时间如下：

tA=2TM+TDC+TS+TA+TRtB=2TM+2TDC+TS+TB+TRtC=2TM+3TDC+TS+TC+TR处理三个设备所需的总时间为：

T=tA+tB+tCT是达到中断饱和的最小时间，即中断极限频率为：

f=1/T三、三、DMA方式方式直接存储器存取（直接存储器存取（DMA）方式，是一种完全由硬件控制的输）方式，是一种完全由硬件控制的输入输出工作方式，用于实现存储器和外设之间、存储器和存入输出工作方式，用于实现存储器和外设之间、存储器和存储器之间直接进行数据传送储器之间直接进行数据传送（如磁盘与内存间交换数据、高如磁盘与内存间交换数据、高速数据采集、内存和内存间的高速数据块传送等速数据采集、内存和内存间的高速数据块传送等），传送过，传送过程无需程无需CPU介入，这样，在传送时就不必进行保护现场等一介入，这样，在传送时就不必进行保护现场等一系列额外操作，传输速度基本取决于存储器和外设的速度系列额外操作，传输速度基本取决于存储器和外设的速度DMA控制器对总线控制方式控制器对总线控制方式DMA控制器和CPU分时使用总线的方式有：

停止CPU访问、周期挪用、DMA控制器和CPU交替访问内存。

（1）停止CPU访问：

所谓停止CPU访问方式，是指在DMA传输过程中，CPU释放总线的控制权，处于不工作状态或者叫保持状态。

DMA控制器对总线控制方式控制器对总线控制方式

（2）周期挪用：

在周期挪用方式中，当外围设备没有DMA请求时，CPU按程序要求访问内存；

当外围设备有DMA请求时，则由外围设备挪用一个或几个内存周期，实现外围设备和内存之间的数据传输。

DMA控制器对总线控制方式控制器对总线控制方式（3）DMA控制器和CPU交替访问内存：

总线控制权分两个周期分时由DMA控制器和CPU控制，由一个多路转换器在DMA控制器和CPU之间切换总线的控制权。

这种控制权的转移几乎不需要什么时间，所以对DMA来说效率是最高的。

交替访问内存的方式又称“透明的DMA”方式，该名称的来由是这种DMA传送对CPU来说是透明的，没有任何感觉和影响。

在透明的DMA方式下工作，CPU既可不停止程序的运行，也不进入等待状态，是一种高效率的工作方式。

DMA控制器控制器nDMA控制器的组成：

DMA控制器可以作为主控部件控制总线实现内存与外围设备之间的数据传输，因此，它具有总线请求和响应，总线控制，传送地址，对传送的字数据计数等功能。

DMA传输过程传输过程nDMA传输过程：

一次传输过程：

一次DMA的数据传输过程可分为两个阶段：

的数据传输过程可分为两个阶段：

DMA传输前的预处理阶段和传输前的预处理阶段和DMA数据传输阶段。

数据传输阶段。

（1）预处理：

预处理是对）预处理：

预处理是对DMA控制器的初始化操作。

初始化控制器的初始化操作。

初始化命令字主要包括下列命令字主要包括下列6个方面个方面：

设置DMA传输方式的数据传输方向、设置DMA的数据传输方式、设置DMA各通道的优先级、开放或屏蔽DMA通道、设置DMA传输的字数、设置DMA传输的内存初始地址。

（2）DMA数据传输：

在DMA数据传输阶段，DMA控制器作为主控部件，控制总线实现数据传输，具体包括：

外围设备向DMA控制器请求DMA传输、DMA控制器向CPU发总线请求信号、CPU释放总线的控制权、DMA控制器获得总线的控制权、DMA传送、修改寄存器和计数器内容、DMA结束。

传输过程：

四、通道方式四、通道方式n通道的出现进一步提高了CPU的效率。

因为通道是一个特殊功能的处理器，它有自己的指令和程序专门负责数据输入输出的传输控制，而CPU将“传输控制”的功能下放给通道后