《数字逻辑应用与设计》课件chapter5PPT文档格式.ppt

《数字逻辑应用与设计》课件chapter5PPT文档格式.ppt

《《数字逻辑应用与设计》课件chapter5PPT文档格式.ppt》由会员分享，可在线阅读，更多相关《《数字逻辑应用与设计》课件chapter5PPT文档格式.ppt（58页珍藏版）》请在冰豆网上搜索。

信息的能力。

nn时序：

事件按时间排序，并被时间分隔，事件的时间分隔时序：

事件按时间排序，并被时间分隔，事件的时间分隔需要使用存储元件。

需要使用存储元件。

5.1时序电路模型（续）时序电路模型（续）时序电路的两个主要部件：

组合逻辑电路、存储电路时序电路的两个主要部件：

组合逻辑电路、存储电路图图5.2通用时序电路模型（将组合逻辑功能分为两部分）通用时序电路模型（将组合逻辑功能分为两部分）5.1时序电路模型（续）时序电路模型（续）图图5.3St和和St+1的时序关系的时序关系5.1时序电路模型（续）时序电路模型（续）O=O=g（I,Sg（I,S）：

称为输出方程：

称为输出方程E=E=f（I,Sf（I,S）：

称为驱动方程（或激励方程）：

称为驱动方程（或激励方程）SSt+1t+1=f（I,Sf（I,Stt）：

称为状态方程：

称为状态方程O=（OO=（O00,OOmm），I=（II=（I00,I,Inn），S=（SS=（S00,SSxx），E=（EE=（E00,E,Exx）时序电路的逻辑功能可用这三个方程全面描述。

时序电路的逻辑功能可用这三个方程全面描述。

SSt+1t+1表示存储器的现态，表示存储器的现态，SStt表示存储器的次态。

表示存储器的次态。

根据触发器的动作特点不同，时序电路可分为：

同步时序根据触发器的动作特点不同，时序电路可分为：

同步时序电路和异步时序电路。

电路和异步时序电路。

通用时序电路模型的几个子集通用时序电路模型的几个子集E=f（I）St+1=f（St,E,CLK）O=g（St+1）图图5.4组合逻辑的通用时序模型组合逻辑的通用时序模型图图5.5时序延迟模型时序延迟模型O=g（I）图图图图5.65.6简单时序计数器模型简单时序计数器模型简单时序计数器模型简单时序计数器模型E=f（St）St+1=f（St,E）O=g（St）通用时序电路模型的几个子集通用时序电路模型的几个子集简单计数器没有外部输入，状态简单计数器没有外部输入，状态随时钟而变化，输出是状态变量随时钟而变化，输出是状态变量的译码。

的译码。

图图图图5.7Moore5.7Moore机机机机时序逻辑模型时序逻辑模型时序逻辑模型时序逻辑模型E=f（I,St）St+1=f（St,E）O=g（St）图图图图5.8Mealy5.8Mealy机机机机时序电路模型时序电路模型时序电路模型时序电路模型E=f（I,St）St+1=f（St,E）O=g（I,St）通用时序电路模型的几个子集通用时序电路模型的几个子集Moor机和机和Mealy机的区别：

输出信号的不同机的区别：

输出信号的不同表表5-1比较了不同类型的时序电路模型。

比较了不同类型的时序电路模型。

组合逻辑不需要存储元件，各类时序逻辑都组合逻辑不需要存储元件，各类时序逻辑都需要存储元件。

需要存储元件。

时序延迟电路与组合逻辑的相似之处：

输出时序延迟电路与组合逻辑的相似之处：

输出仅由输入引起。

不同之处：

时序延迟电路有一个时仅由输入引起。

时序延迟电路有一个时间延迟，输入数据在时钟的控制下进入存储元件。

间延迟，输入数据在时钟的控制下进入存储元件。

同步时序逻辑有时钟控制，异步时序逻辑没同步时序逻辑有时钟控制，异步时序逻辑没有时钟控制。

有时钟控制。

5.1时序电路模型（续）时序电路模型（续）触发器：

能够存储触发器：

能够存储1位二值信号的基本单元电位二值信号的基本单元电路。

路。

触发器必须具备两个基本特点触发器必须具备两个基本特点：

（：

（1）具有两）具有两个能自行保持的稳定状态；

（个能自行保持的稳定状态；

（2）根据不同的输入）根据不同的输入信号可以置成信号可以置成1或或0状态状态根据电路结构形式的不同：

可分为基本根据电路结构形式的不同：

可分为基本RS触触发器（又称发器（又称R-S锁存器）、同步锁存器）、同步RS触发器、主从触触发器、主从触发器和发器和CMOS边沿触发器等边沿触发器等5.2触发器（触发器（Flip-Flops,FF）根据逻辑功能的不同，可分为四类：

根据逻辑功能的不同，可分为四类：

SR、JK、D和和T触发器。

触发器。

通过真值表（激励表）来描述输入和输出特通过真值表（激励表）来描述输入和输出特性，由激励表可产生触发器的特征方程。

性，由激励表可产生触发器的特征方程。

触发器和锁存器：

有时可互换使用，但触发触发器和锁存器：

有时可互换使用，但触发器需要时钟控制，而锁存器不需要时钟控制，其区器需要时钟控制，而锁存器不需要时钟控制，其区别在于有无触发方式。

最简单的二进制存储电路是别在于有无触发方式。

最简单的二进制存储电路是锁存器（锁存器（Latch）。

）。

ClockSignalClockgenerator:

PeriodictrainofclockpulsesSR锁存器锁存器（NANDversion）SRQQ0001101110Set01Reset11DisallowedSRQQQQHold由与非门组成的锁存器记忆哪个输入最终变为由与非门组成的锁存器记忆哪个输入最终变为0。

SRQQSR锁存器锁存器（NANDversion）锁存器的输入分别称为锁存器的输入分别称为S置位和置位和R复位，当输出端复位，当输出端Q输出为输出为逻辑逻辑1时，触发器或锁存器时，触发器或锁存器“置位置位”；

当输出端；

当输出端Q输出为逻输出为逻辑辑0时，触发器或锁存器时，触发器或锁存器“复位复位”。

若若S=0,R=1，则锁存器置位则锁存器置位Q=1，当当S=R=1时，输出时，输出Q保持为保持为1；

若；

若S=1,R=0，则锁存器复位则锁存器复位Q=0，当当S=1,R=1时，时，输出输出Q保持为保持为0。

若。

若S=R=0，则则Q=Q=1，这是非法或不允这是非法或不允许的情况许的情况，当当S=R=1时，触发器的状态难以确定。

因此，时，触发器的状态难以确定。

因此，在正常工作时输入信号应遵守在正常工作时输入信号应遵守SR=0的约束条件，即不应加的约束条件，即不应加以以S=R=0的输入信号。

的输入信号。

SR锁存器锁存器（NANDversion）工作原理：

工作原理：

接通电源后，在没有输入信号时，接通电源后，在没有输入信号时，RR=S=S=1=1，电路随机处于两稳定状态之一；

电路随机处于两稳定状态之一；

当当SS=0=0，RR=1=1时，为置时，为置11功能或置位；

功能或置位；

当当SS=1=1，RR=0=0时，为置时，为置00功能或复位；

功能或复位；

当当SS=0=0，RR=0=0时，为不定状态，应禁止出现。

时，为不定状态，应禁止出现。

0001011011RSQn001110Qn+1=S+RQnS+R=1CharacteristicEquationSR锁存器锁存器（NANDversion）触发器新的状态触发器新的状态Qn+1（也称为次态）不仅与输入状态有关，也称为次态）不仅与输入状态有关，而且与触发器原来的状态而且与触发器原来的状态Qn（也叫初态）有关也叫初态）有关。

触发器的特性表（或功能表）：

含有状态变量触发器的特性表（或功能表）：

含有状态变量Qn的真值表的真值表Truthtable00011100101110010110010000111111RSQnQn+1FunctionDisallowedDisallowedResetResetSetSetHoldHoldSR锁存器锁存器（NORversion）0001101101ReSet10SetQQHoldSRQQ00Disallowed由或非门组成的锁存器记忆哪个输入最终变为由或非门组成的锁存器记忆哪个输入最终变为1SRQQSR锁存器锁存器（NORversion）-SR:

“set-reset”,bi-stableelementwithtwoextraSR:

“set-reset”,bi-stableelementwithtwoextrainputs;

notethe“undefined”outputforS=R=1.inputs;

notethe“undefined”outputforS=R=1.Qn+1=S+RQnSR=0CharacteristicEquationSR锁存器锁存器（NORversion）SR锁存器锁存器SRLatchSimulationSQQRSR选通选通SR锁存器锁存器选通选通SR锁存器：

带使能输入锁存器：

带使能输入EN的选通锁存器（的选通锁存器（带时钟信带时钟信号的号的SR锁存器，也可称为同步锁存器，也可称为同步SR触发器触发器），），EN输入端连接输入端连接到两个与非门输入端，在输出发生变化之前到两个与非门输入端，在输出发生变化之前EN必须是有效必须是有效的，即的，即EN=1。

如果。

如果EN不是不是1，当，当S、R输入发生变化时，电输入发生变化时，电路的输出路的输出Q不发生变化。

（不发生变化。

（P186，图，图5-125-14）选通选通SR锁存器的特征方程：

锁存器的特征方程：

Qt+1=S+RQt使能控制：

可以是正电平触发，也可以是负电平触发。

图使能控制：

图5-15是负电平触发的使能是负电平触发的使能SR锁存器。

锁存器。

所有与非门锁存器和或非门锁存器，无论是否带有选通控所有与非门锁存器和或非门锁存器，无论是否带有选通控制，都有不确定或无定义的情况。

制，都有不确定或无定义的情况。

LatchissensitivetoinputchangesONLYwhenC=1LatchissensitivetoinputchangesONLYwhenC=1Qn+1=S+RQnSR=0CharacteristicEquation：

选通选通SR锁存器（续）锁存器（续）holdholdCPRSQQ选通选通SR锁存器的时序图锁存器的时序图选通选通SR锁存器（续）锁存器（续）工作特点：

在工作特点：

在EN1的全