华中科技大学HUST类MIPS单周期微处理器设计实验报告文档格式.docx
《华中科技大学HUST类MIPS单周期微处理器设计实验报告文档格式.docx》由会员分享，可在线阅读，更多相关《华中科技大学HUST类MIPS单周期微处理器设计实验报告文档格式.docx（30页珍藏版）》请在冰豆网上搜索。
数据存储器基本建立过程同ROM的建立。
3.寄存器组设计
寄存器组是指令操作的主要对象，MIPS中一共有32个32位寄存器。
在指令的操作过程中需要区分Rs、Rt、Rd的地址和数据，并且Rd的数据只有在寄存器写信号有效时才能写入，因此该模块的输入为clk、RegWriteAddr、RegWriteData、RegWriteEn、RsAddr、RtAddr、reset；
输出信号为RsData、RtData。
由于$0一直输出0，因此当RsAddr、RtAddr为0时，RsData以及RtData必须输出0，否则输出相应地址寄存器的值。
另外，当RegWriteEn有效时，数据应该写入RegWriteAddr寄存器。
并且每次复位时所有寄存器都清零。
代码如下：
moduleregFile（
inputclk,
inputreset,
input[31:
0]regWriteData,
input[4:
0]regWriteAddr,
inputregWriteEn,
output[31:
0]RsData,
0]RtData,
0]RsAddr,
0]RtAddr
）;
reg[31:
0]regs[0:
31];
assignRsData=（RsAddr==5'
b0）?
32'
b0:
regs[RsAddr];
assignRtData=（RtAddr==5'
regs[RtAddr];
integeri;
always@（posedgeclk）
begin
if（!
reset）
begin
if（regWriteEn==1）
begin
regs[regWriteAddr]=regWriteData;
end
end
else
for（i=0;
i<
31;
i=i+1）
regs[i]=0;
regs[31]=32'
hffffffff;
end
endmodule
4.ALU设计
在这个简单的MIPS指令集中，微处理器支持add、sub、and、or、slt运算指令，需要利用ALU单元实现运算，同时数据存储指令sw、lw也需要ALU单元计算存储器地址，条件跳转指令beq需要ALU来比较两个寄存器是否相等。
所有这些指令包含的操作为加、减、与、或小于设置5种不同的操作。
该模块根据输入控制信号对输入数据进行相应的操作，并获得输出结果以及零标示，由于MIPS处理器ALU单元利用4根输入控制线的译码决定执行何种操作，因此该模块的接口为：
输入：
input1（32bit）,input2（32bit）,aluCtr（4bit）
输出：
zero（1bit）,alluRes（32bit）
moduleALU（
0]input1,
0]input2,
input[3:
0]aluCtr,
0]aluRes,
outputzero
regzero;
0]aluRes;
always@（input1orinput2oraluCtr）
case（aluCtr）
4'
b0110:
aluRes=input1-input2;
if（aluRes==0）
zero=1;
else
zero=0;
end
b0010:
aluRes=input1+input2;
b0000:
aluRes=input1&
input2;
b0001:
aluRes=input1|input2;
b1100:
aluRes=~（input1|input2）;
b0111:
if（input1<
input2）
aluRes=1;
default:
aluRes=0;
endcase
end
5.ALU控制设计
ALU单元对应以上5种操作的编码如表所示：
输入信号
操作类型
0000
与
0001
或
0010
加
0110
减
0111
小于设置
通过2位操作类型码以及6位指令功能码就可以产生ALU单元的4位控制信号。
它们之间的对应关系如表所示：
因此该模块的主要功能就是根据译码控制单元产生2位操作码以及6位功能码产生4位ALU控制信号，接口为：
aluop（2bit）,funt（6bit）
aluctr（4bit）
代码为：
modulealuctr（
input[1:
0]ALUOp,
input[5:
0]funct,
output[3:
0]ALUCtr
reg[3:
0]ALUCtr;
always@（ALUOporfunct）
casex（{ALUOp,funct}）
8'
b00xxxxxx:
ALUCtr=4'
b0010;
b01xxxxxx:
b0110;
b11xxxxxx:
b0000;
b10xx0000:
b10xx0010:
b10xx0100:
b10xx0101:
b0001;
b10xx1010:
b0111;
6.控制器设计
控制器输入为指令的opCode字段，即操作码。
操作码经过主控制单元的译码，给ALUCtr、Data、Memory、Registers、Muxs等部件输出正的控制信号。
微处理器在执行不同指令时，控制信号相对应的状态表如下：
因此该模块的接口为：
opcode（6bit）
alusrc,memtoreg,regwrite,memread,memwrite,branch,,aluop[1:
0],jmp
modulectr（
0]opCode,
outputregDst,
outputaluSrc,
outputmemToReg,
outputregWrite,
outputmemRead,
outputmemWrite,
outputbranch,
output[1:
0]aluop,
outputjmp
regregDst;
regaluSrc;
regmemToReg;
regregWrite;
regmemRead;
regmemWrite;
regbranch;
reg[1:
0]aluop;
regjmp;
always@（opCode）
case（opCode）
6'
b000010:
//jmp
begin
regDst=0;
aluSrc=0;
memToReg=0;
regWrite=0;
memRead=0;
memWrite=0;
branch=0;
aluop=2'
b00;
jmp=1;
b000000:
//R
regDst=1;
regWrite=1;
b10;
jmp=0;
b100011:
//lw
aluSrc=1;
memToReg=1;
memRead=1;
b101011:
//sw
memWrite=1;
b000100:
//beq
branch=1;
b01;
b001100:
//andi
b11;
default:
7.符号数扩展
将16位有符号扩展为32位有符号数。
带符号扩展只需要在前面补足符号即可。
modulesignext（
input[15:
0]inst,
0]data
assigndata=inst[15:
15]?
升级会员 