数字钟Word格式.docx

数字钟Word格式.docx

《数字钟Word格式.docx》由会员分享，可在线阅读，更多相关《数字钟Word格式.docx（11页珍藏版）》请在冰豆网上搜索。

数字钟设计工程附图…………………………10

一.设计目的

1.进一步掌握各芯片的逻辑功能及使用方法。

2.进一步掌握数字钟的设计方法和和计数器相互级联的方法。

3.进一步掌握数字系统的设计和数字系统功能的测试方法。

4.进一步掌握数字系统的制作和布线方法。

二.设计要求

1．设计指标

Ø

数字钟具有显示时、分、秒的功能；

有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；

计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时，报时声音四低一高；

并且要求走时准确。

2．设计要求

画出电路原理图（或仿真电路图）；

元器件及参数选择，有相关原器件清单；

3．制作要求自行装配和调试，并能发现问题和解决问题。

4．编写设计报告写出设计与制作的全过程，附上有关资料和图纸，有心得体会。

三.总体概要设计：

数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。

由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。

通常使用石英晶体振荡器电路构成数字钟。

图1所示为数字钟的一般构成框图。

图1数字钟的组成框图

⑴晶体振荡器电路　　

晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的脉冲，可保证数字钟的走时准确及稳定。

不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。

⑵分频器电路　　

分频器电路将32768Ｈz的高频方波信号经74LS4060和74LS250的二分频的分频后得到1Hz的方波信号，可以供秒计数器进行计数。

分频器实际上也就是计数器。

⑶时间计数器电路　　

时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，时个位和时十位计数器可以设计为12进制计数器或者24进制计数器，我们这里根据自己的意愿设计成24进制计数器。

⑷译码驱动电路　　

译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。

⑸数码管　　

数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计采用的为ＬＥＤ数码管。

四．各单元模块设计和分析

１）晶体振荡器电路

晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。

图2所示电路通过ＣＭＯＳ非门构成的输出为方波的数字式晶体振荡电路，这个电路中，ＣＭＯＳ非门Ｕ１与晶体、电容和电阻构成晶体振荡器电路，Ｕ２实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。

输出反馈电阻Ｒ１为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。

电容Ｃ１、Ｃ２与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个１８０度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。

由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。

晶体XTAL的频率选为32768HZ。

该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。

从有关手册中，可查得C1、C2分别为20pF，和200PF当要求频率准确度和稳定度更高时，还可接入校正电容并采取温度补偿措施。

由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为20MΩ。

较高的反馈电阻有利于提高振荡频率的稳定性。

脉冲输出端

图2晶体振荡器电路图

２）分频器电路

通常，数字钟的晶体振荡器输出频率较高，为了得到１Ｈz的秒信号输入，需要对振荡器的输出信号进行分频。

通常实现分频器的电路是计数器电路，一般采用多级２进制计数器来实现。

例如，将32767Ｈz的振荡信号分频为１ＨZ的分频倍数为32767（２１５），即实现该分频功能的计数器相当于１５极２进制计数器。

本实验中采用CD4060来构成分频电路。

CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。

ＣＤ4060计数为最高为１４级２进制计数器，可以将32767ＨZ的信号分频为２ＨZ，而经过74LS90可以将它分为1HZ的信号。

如图3所示，可以直接实现振荡和分频的功能。

图3CD4046和74LS90的分频电路图

３）时间计数单元

时间计数单元有时计数、分计数和秒计数等几个部分。

时计数单元一般为24进制计数器计数器，其输出为两位8421BCD码形式；

分计数和秒计数单元为６０进制计数器，其输出也为8421BCD码。

本实验采取了74LS90用两块芯片进行级联来产生60进制和24进制

秒个位计数单元为１０进制计数器，无需进制转换，只需将Ｑ0与ＣＰ1（下降沿有效）相连即可。

ＣＰ0（下降没效）与１ＨZ秒输入信号相连，Ｑ3可作为向上的进位信号与十位计数单元的ＣＰ1相连。

秒十位计数单元为６进制计数器，需要进制转换。

将１０进制计数器转换为６进制计数器的电路连接，其中Ｑ2可作为向上的进位信号与分个位的计数单元的ＣＰ0相连。

分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，也是分个位计数单元的Ｑ3作为向上的进位信号应与分十位计数单元的ＣＰ0相连，分十位计数单元的Ｑ2作为向上的进位信号应与时个位计数单元的ＣＰ0相连。

60进制的连接如图4所示。

时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为24进制计数器，所以在两块74LS90构成的100进制中截取24，就得在24的时候进行异步清零。

24进制计数功能的电路如图5所示。

图460进制计数器电路

图524进制计数器电路

4）译码驱动及显示单元

计数器实现了对时间的累计以8421BCD码形式输出，选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，选用74LS47作为显示译码电路，选用74LS546八段共阳LED数码管作为显示单元电路，如图6所示。

图6译码驱动和显示电路

5）校时电源电路

当重新接通电源或走时出现误差时都需要对时间进行校正。

通常，校正时间的方法是：

首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。

根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。

图7所示为所设计的校时电路。

图7校正电路

6）整点报时电路

一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。

其作用方式是发出连续的或有节奏的音频声波，较复杂的也可以是实时语音提示。

根据要求，电路应在整点前10秒钟内开始整点报时，即当时间在59分51秒到59分59秒期间时，报时电路报时控制信号。

报时电路选74HC30，作为选蜂鸣器为电声器件，选用CC4016模拟开关作控制，使蜂鸣器可以一响一停。

如图8所示。

五.电路的安装与调试

在完成了理论设计的基础上，进行对自己设计不大肯定的电路，利用软件Multism进行模拟，根据成功与否再进行修正之后，开始电路的安装和调试。

在拿到了工具的和器材之后，首先对各元器件进行测试，检查是否芯片存在问题。

在确认没有问题之后，就可以按照布线方案来进行布线了。

我的布线方案，

首先安装驱动和计数模块。

对译码驱动电路和计数电路同时布线，但是，先只进行它的一个显示管和一块74LS47和一块74LS90（秒的个位）安装，当验证产生的计数没有问题时，才尽一步对它进行扩展，安装秒的十位，分的个位和十位，以及时的个位和十位，并进行检验，为什么不安装完驱动模块再进行计数模块的安装呢？

我认为这样可以方便我们的检验（当然我的检验脉冲现在不一定是1HZ的，所以我利用面包板上自带的脉冲输出），当装完了那么一个庞大的电路后，一旦哪里出错，进行检查怎么说也是个难事。

其次安装的是晶体振荡电路电路。

按照理论设计和已经在Multism软件中验证过的电路进行安装，当然实际安装中有不可预见的问题可能发生，我才用示波器来观察，果然，象设计和预料的那样，1HZ的脉冲波形出现。

再次安装的模块是校时模块。

接出如图7的电路然后和计数模块相连接。

在这个连接中，我们原来的设计的是采用单刀双制开关，但是由于在实验室没有这样的开关，我们的设计只好稍微做下修改，这样的设计我觉得在数字电子的设计中是常见的。

一种典型的接法。

最后要接的是正点报时电路。

这个部分是我们平时没怎么实验和设计过的部分，说实际的，在做这个设计之前，心理真的没有底到底蜂明器是怎么工作的，怎样去驱动它才能让它正常工作。

第一个在我脑海里产生的利用555接一个电子琴电路，再加上模拟开关来选择高低声音，理论上设计没问题，也对它包有很大的信心。

但是在实习的过程中，在做这个人的时候，到中午了，于是我回来了，我想利用Internet搜索点对自己的设计有用的信息来，偶尔的一个蜂明的电路启发了我，那就是现在如设计图纸中的那个报时电路。

不过，先发现报时电路声音比较的低，于是我决定见效电阻使声音合适。

完成了布线的过程之后，就是一个综合的测试，由于在各个模块的安装，布线的认真和有条理性，综合测试，一次成功，本人认为教为不错！

而且就整个实验来说由于设计的原理时的态度的认真，严谨和对这次实习的重视，以及考虑问题的全面和方案的多样性，使得装配，布线，和调试几乎没有什么大问题难倒我，一切都还比较的顺利和成功！

记得在一个实验室一起做实验的同学中，我的实验是第一个完成的，综合测试成功的那一刻，很兴奋！

六．总结

1.设计过程中遇到的问题及其解决方法。

1）在检测面包板状况的过程中，出现本该相通的地方被断了的导线堵塞，用镊子将其挑出。

2）在检测74LS47驱动电路的过程中发现有两个数码管显示的数字是没有规律的（不是从0到9的显示），正是由于我们布线的整齐简明，经过检查发现是74LS47其中的两跟译码线与显示管脚连接出错，交换，就OK了！

3）在连接晶振的过程中，晶振起振，但是输出的脉冲明显不是1HZ的，对照设计电路检查，发现CD4060的输出管脚接错，接上3号管脚，一切OK！

。

4）在制作报时电路的过程中，发现蜂鸣器在57分59秒的时候就开始报时，后经检测电路发现是由于把74HC30芯片当16引脚的芯片来接，以至接线都错位，重新接线后能正常报时。

5）在布置地线和5V电压线时，不甚把两线接到了一起，导致整个板没法工作。

经认真的检查，排除了问题！

2．设计体会

在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。

在连接六进制、十进制、六十进制的进位及十二进制的接法中，要求熟悉逻辑电路及其芯片各引脚的功能，那么在电路出错时便能准确地找出错误所在并及时纠正了。

在设计电路中，往往是先仿真后连接实物图，但有时候仿真和电路连接并不是完全一致的，例如仿真的连接示意图中，往往没有接高电平的16脚或14脚以及接低电平的7脚或8脚，因此在实际的电路连接中往往容易遗漏。

又例如74HC390芯片，其本身就是一个十进制计数器，在仿真电路中必须连接反馈线才