彩灯循环控制电路的设计与制作Word文档格式.docx
《彩灯循环控制电路的设计与制作Word文档格式.docx》由会员分享，可在线阅读，更多相关《彩灯循环控制电路的设计与制作Word文档格式.docx（19页珍藏版）》请在冰豆网上搜索。
（2）彩灯循环显示且频率快慢为1S
选作：
设计具有控制彩灯左移，右移，全亮及全灭功能的电路
2方案设计及选择
2.1方案设计
2.1.1方案一
根据设计要求，使用计数器来实现循环，设计电路使其可实现以下功能
）彩灯右移依次点亮的循环;
0000
40001n0010400110100O
0101
n
0111
）彩灯左移依次点亮的循环:
=0100云0011
0010
A
设计方案原理图
反馈电路
3-8
LED灯显示
各单元电路所用器件为：
1）脉冲发生器：
使用555构成的多谐振荡电路产生频率为1Hz的脉冲信号；
2）计数器电路：
使用一片74LS192实现计数功能；
3）译码器电路：
使用一片74LS138来实现译码功能
4
7404非门芯片实
）逻辑门芯片：
使用一片7420与非门芯片和两片现上述三种功能。
按照原理图进行设计，得到的电路图如下所示
AVTC
K凹M忙西李K；
^±
±
VK
QE
O
clr
DCWN
时
IP
[IT
OC
Q[
C
（Ml
T
TC
rc-L*-*?
4c・l-EVIftVVi
2.1.2方案二
同方案一，使用计数器实现循环,
设计电路实现以下功能:
1）彩灯右移依次点亮的循环;
0000G0001G001060011
=0100匚0101
0111一
40110n0101二0100U0011二0010
0D0T：
X>
）彩灯全灭的功能；
00000000
）彩灯全亮的功能；
11111111
逻
译
辑
码
nA
门
器
P
电
\1
LED丁显示
1冲信号;
2
各单元电路所用器件为:
）脉冲发生器：
使用555构成的多谐振荡电路产生频率为1Hz的脉
）计数器电路:
）译码器电路:
）逻辑门芯片:
使用一片
74LS163实现计数功能；
74LS138来实现译码功能；
7410与非门芯片和两片7404非门芯片实
现上述三种功能。
IJ
Ji
Ai;
邸h"
l
亠丄十-T
★
HW寸茁和
WH勺料勒
2.2方案的比较与选择
1从设计的要求来看，两种方案都实现了彩灯的循环控制，但方案一全亮功能未实现，方案二四种功能全实现。
即左移循环，右移循环，全灭控制，全亮控制。
2从设计的原理来看，方案一使用双时钟计数器，设计思路较为清晰,且反馈电路简单。
而方案二使用的是16进制加法计数器，在进行反馈电路设计时，所需理论知识较强。
其他的辅助设计较多。
3从电路的复杂程度来看，方案一明显比方案二电路简捷。
4从电路的耗材方面来看，方案一比较节省材料和费用。
综上所述，选择方案一较经济划算且电路可行性较强。
3.1脉冲发生电路
由于上述设计中所用到的芯片全要有脉冲信号的触发才能完成相应的功能，所以就需要用到脉冲产生电路。
我这里用到的是用555定时器设计的多谐振荡器，多谐振荡器的优点是在接通电源之后就可以产生一定频率和一定幅值矩形波的自激振荡器，而不需要再加输入信号。
而用555定时器设计的多谐振荡器也有很多优点，由于555定时器内部的比较器灵敏度较高，而且采用差分电路形式，这样就使多谐振荡器产生的振荡频率受电源电压和环境温度变化的影响很小。
接通电源后，电容C1被充电，当VC上升到2/3VCC时，使输出电压为低电平，同时放电三极管T导通，此时电容C2通过RB和T放电，VC下降。
当VC下降到2/3VCC时，V0翻转为高电平。
当放电结束后，T管截止，VCCS过RA和RB将向电容器C2充电，当VC上升到2/3VCC时，电路又翻转为低电平。
如此周而复始，于是，在电路的输出端就得到一个周期性的矩形波。
JF5
iji_ifl5
00T
TEIQtj-r
脉冲发生电路图
其输出信号的频率为:
f=1.43/（R1+2R2）C1
其中R1=0.8KQR2=1.5KQC1=47uF
从而算出频率f=8Hz
该频率满足设计要求
3.274LS192计数器电路
74LS192是双时钟方式的十进制可逆计数器。
（BCD,二进制）。
♦CPU为加计数时钟输入端，CPE为减计数时钟输入端。
♦LD为预置输入控制端，异步预置。
♦CR为复位输入端，高电平有效，异步清除。
♦CO为进位输出：
1001状态后负脉冲输出,
♦BO为借位输出：
0000状态后负脉冲输出。
VocPoMSTCorcuPL巳P3両同网屈而nn同rfi
e）
LJLjJLiJLlJLlILlJLJLlI
PlOl屯CPdCPUQjQ3GHD
©
）
74LS192引脚排列图
Ih.5
1
IhQi
10
DizVi
9
m三<
h
岭
薯尸
■p
Cl_<
Cl）rU
瓦
二L
ri）
14
H.,
6
7
12n
fa）迄f辑符号
74LS192功能表
设计原理说明
1）当计数器时钟UP接脉冲信号，DOW接1,实现加计数，此时实现到0111的计数过程（即八进制计数），由于是异步高电平清零，故当状态为时，将QD接到CLR端则实现八进制加法计数。
2）当计数器时钟DOW接脉冲信号，DOW接1，实现减计数，此时实现
1000
输入
輸出
HR
PL
F3
F2
Fl
FO
Q5
91
QO
X
V
„0
a
d
冒
b
c
加计数
"
蹴+数
到0000的计数过程，由于是异步低电平置数，故当状态为1001时，将QD,QA接入7420与非门的1C,1D端，将QB,Q（接入7404非门的1A,2A端通过1Y,2Y端输出接入7420的1A,1B端，74201Y输出端接74192的LOAD（置数端）端，则实现初值为7的减法八进制计数。
用74LS192设计的计数器电路如下所示
.ilLL
L
rJfr
B
v-cc
DE
皿
CLP
DC/WH
te
UF
DCX
ac
IXAE-
Ut'
匚
GMT
74L92
4.
D
丄二亠亠亠
3.374138译码器电路
下图所示A2,A1,A0为地址（数码）输入端，A2为高位，A0为低位。
Y0-Y7为译码状态信号输出端，输出逻辑符号图中的小圆圈是指输出信号低电平有效。
G1,G2G3为使能端。
74138逻辑符号
U2
■>
74138输出表达式
（E1=G1E2A=G2E2B=G3
£
2Al
AO
Ul
02
Cj3
I~■■
3
CO
壯Aii占①AAE冋SH冋ES3
Y6
町2B
H■
-G2A
Y4
Gi
Y3
Y2■
Y1■
YO-
74LS138D
LJLJLJLILIbJLJ11I
九打如E1EBDjGND
引脚排列图
74138功能表
E14|Ehlg入ENjb
冬*AlAc
VvVe吆5些爲均ViVo
0X
K
I
藍1
XX
□
10
i
将74LS192的QC,QB,QA端分别接入74138的A,B,C端，G1接1,G2A,G2B接地，使译码器正常工作，通过译码输出丫0-丫7实现译码功能。
因为74138输出为低有效，故需要接入非门电路，所以采用7404非门芯片，将每一个非门输
出端接到LED丁上。
为了实现全灭功能，结合译码器的功能表知，当G2B=1时，译码器不工作，
输出端丫0-丫7全为1,经过非门电路，使得LED灯全灭。
这是可用一个开关1控制全灭操作。
用74138译码器设计的译码电路如下所示
C'
-o
3.4LED灯显示电路
非门芯片的每个输出端
八个LED灯均为共阴极接法，其输入端与两个7404相接。
当7404输出端为高电平时，LED灯点亮。
显示电路如下
lA
IV己d
3心
3Y
7珥□吗
in
a.
lAiV
EA
EY
3A3Y
GND
C斗斗
〉
4整体电路图及原理
4.1整体电路图
TQ
—T
&
土生广
rt--_cEtT
luMTc2OL
mH师
nu
H
74H
kauhb抄CtVC取
茁嘶F兀mN£
上
=-
”二
4.2工作原理
1）右移循环点亮：
1，4,5开关往上拨，2，3开关往下拨.此时电路中清零端接QDG2B接地，置数端接VCC时钟UP
升级会员 