数字集成电路设计实验报告Word格式.docx
《数字集成电路设计实验报告Word格式.docx》由会员分享,可在线阅读,更多相关《数字集成电路设计实验报告Word格式.docx(29页珍藏版)》请在冰豆网上搜索。
2)绘制NMOS布局图;
3)绘制反相器布局图并仿真;
3.实验步骤
1、绘制PMOS布局图:
(1)绘制NWell图层;
(2)绘制Active图层;
(3)绘制PSelect图层;
(4)绘制Poly图层;
(5)绘制ActiveContact图层;
(6)绘制Metal1图层;
(7)设计规则检查;
(8)检查错误;
(9)修改错误;
(10)截面观察;
2、绘制NMOS布局图:
(1)新增NMOS组件;
(2)编辑NMOS组件;
(3)设计导览;
3、绘制反相器布局图:
(1)取代设定;
(2)编辑组件;
(3)坐标设定;
(4)复制组件;
(5)引用nmos组件;
(6)引用pmos组件;
(7)设计规则检查;
(8)新增PMOS基板节点组件;
(9)编辑PMOS基板节点组件;
(10)新增NMOS基板接触点;
(11)编辑NMOS基板节点组件;
(12)引用Basecontactp组件;
(13)引用Basecontactn组件;
(14)连接闸极Poly;
(15)连接汲极;
(16)绘制电源线;
(17)标出Vdd与GND节点;
(18)连接电源与接触点;
(19)加入输入端口;
(20)加入输出端口;
(21)更改组件名称;
(22)将布局图转化成T-Spice文件;
(23)T-Spice模拟;
4.实验结果
4.1nmos版图
4.2pmos版图
4.3反相器的版图
4.4反相器的spice文件
4.5反相器的仿真曲线
5.实验结论
通过对仿真曲线的分析,当输入为高电平时,输出为低电平;
当输入为低电平时,输出为高电平。
所以通过版图仿真曲线的分析,我们所绘制的版图具有反相器的功能。
实验二、反相器的电路设计
1.实验目的:
1、熟悉静态互补反相器电路;
2、掌握反相器静态及瞬态测试方法;
3、了解晶体管尺寸大小对反相器性能的影响。
2.实验内容:
1、绘制反相器电路图;
2、反相器瞬时分析;
3、反相器直流分析;
4、观察晶体管宽长比对VTC曲线的影响;
5、观察电源电压比对VTC曲线的影响。
3.实验步骤:
1、绘制反相器电路图:
(1)编辑模块;
(2)从组件库引用模块;
(3)编辑反相器;
(4)加入联机;
(5)加入输入端口与输出端口;
(6)建立反相器符号;
(7)加入输入端口与输出端口;
(8)更改模块名称;
(9)输出成SPICE文件;
2、反相器瞬时分析:
(l)复制inv模块;
(2)打开inv模块;
(3)加入工作电源;
(4)加入输入信号;
(5)更改模块名称;
(6)输出成SPICE文件(7)加载包含文件;
(8)分析设定(9)输出设定;
(10)进行模拟;
(11)观看结果;
(12)分析结果;
(13)时间分析;
(14)进行模拟;
(15)观看时间分析结果;
(16)测试上升时间(tr)、从输入到输出的延迟(tpHL,tpLH),并手工计算反相器的门延迟tp。
(17)选中反相器当中的nmos或者pmos晶体管,选择Edit---EditObject命令,按(18)中的要求修改Properties中晶体管的宽度W,保存后重新进行反相器的瞬态分析,并测量输出的下降延迟(tf)、上升时间(tr)、从输入到输出的延迟(tpHL,tpLH),并计算反相器的门延迟tp。
观察晶体管大小改变后对延迟的影响。
另:
晶体管的宽度W也可以在inv_tran.sp文件中直接改变M1或者M2描述语句中W后的数值。
(18)晶体管宽度W修改要求:
示例中nmos晶体管M1和pmos晶体管M2大小相同,长L=2,宽W=22。
修改时要求(I)修改pmos晶体管M2的宽度,nmos晶体管M1大小保持不变,使得M1<
M2;
(II)修改nmos晶体管M1的宽度,pmos晶体管M2大小保持不变,使得M1>
M2。
3、反相器直流分析:
(1)复制inv模块;
(2)打开inv模块;
(3)加入工作电源;
(4)加入输入信号(5)更改模块名称;
(6)编辑Sourcevdc对象;
(7)输出成SPICE文件;
(8)加载包含文件;
(9)分析设定;
(10)输出设定;
(11)进行模拟;
(12)观看结果;
4、观察晶体管宽长比对VTC曲线的影响:
选中反相器当中的nmos或者pmos晶体管,选择Edit---EditObject命令,按要求修改Properties中晶体管的宽度W,保存后重新进行反相器的扫描分析,观察晶体管大小改变后对VTC曲线的影响。
晶体管宽度W修改要求:
5、观察电源电压比对VTC曲线的影响:
修改电源电压vvdd的电压值,查看电源电压改变对VTC曲线的影响。
4.1反相器的电路图
4.2加入输入电压信号及反相器的spicce文件
4.3反相器的仿真曲线
分析:
通过上图的仿真曲线,我们可以看到,当输入为高电平时,其输出为低电平,当输入为低电平的时候,其输出为高电平,显然满足我们所要求的反相器功能。
4.4反相器的瞬时分析
4.4.1spice文件中加入时间分析语句以及其仿真曲线
4.4.2out文件分析
下降时间falltime为1.7102e-009;
上升时间risetime为1.6705e-009;
TPHL=1.2326e-009;
TPLH=-4.5352e-010;
TP=(TPHL+TPLH)=7.7927e-10
4.4.3修改pmos晶体管M2(w=45u),nmos晶体管M1大小保持不变,使得M1<
1)spice文件和out文件分析
下降时间falltime为1.6949e-009;
上升时间risetime为1.8146e-009;
TPHL=4.5976e-010;
TPLH=2.4134e-010;
TP=(TPHL+TPLH)=3.5055e-10
4.4.4修改nmos晶体管M1(W=45u),pmos晶体管M2大小保持不变,使得M1>
1)pice文件和out文件分析
下降时间falltime为1.3795e-009;
上升时间risetime为1.3060e-009;
TPHL=1.8695e-010;
TPLH=-1.1460e-010;
TP=(TPHL+TPLH)=3.6175e-10
总结:
通过对比上面对nmos和pmos的宽度修改的对比,我们显然发现其门延迟TP明显的减小,即增大其某一晶体的宽度,能够减小电路的门延迟。
4.5反相器的直流分析
反相器的电路图和spice文件
仿真曲线:
4.5.1修改nmos晶体管M1(W=100u),pmos晶体管M2大小保持不变,使得M1>
M2
4.5.2修改pmos晶体管M2(w=100u),nmos晶体管M1大小保持不变,使得M1<
通过对比上面三个VTC曲线,我们发现通过改变mos晶体管的宽度,可以改变VTC曲线的形状,我们发现增大Nmos的宽度,VTC曲线的线性区域左移,增大pmos的宽度,VTC曲线的线性区域右移。
所以可以通过设计mos晶体管的尺寸可以得到我们所要的VTC曲线,进而设计我们的电路。
4.5.3观察电源电压比对VTC曲线的影响:
1)修改电源电压vvdd=1v时:
2)修改电源电压vvdd=10v
通过对比电源电压的改变对VTC曲线的影响,我们发现,当电源电压vvdd较小时,其线性区域左移,相反,当电源电压vvdd较大时,其线性区域右移。
所以,我们可以通过改变和设计电源电压同样可以得到我们所需要的VTC曲线,进而设计我们所需要的电路。
通过本次实验,我们可以分别对反相器做瞬时分析和直流分析,并绘制电路的VTC曲线,通过改变某一mos晶体管的宽度,我们发现其线性区域会发生变化,而且改变电源电压的大小,同样可以影响VTC曲线的形状。
实验三、静态组合电路设计
1、熟悉静态互补组合电路设计方法;
2、掌握静态组合电路测试方法;
3、了解不同实现方式对静态组合电路性能的影响。
1、自行选择一个静态逻辑表达式,例如;
2、绘制静态互补方式逻辑电路图;
3、采用有比逻辑实现逻辑电路;
4、对静态逻辑电路分别进行瞬时分析;
5、观察不同实现方式对电路性能的影响;
6、观察电源电压对电路性能的影响。
1、绘制与非门电路图
2、与非门瞬时分析
(1)加入测试上升时间(tr)、从输入到输出的延迟(tpHL,tpLH),并手工计算与非门的门延迟tp。
(2)在nand_tran.sp文件中直接改变晶体管描述语句中W后的数值,修改晶体管的宽度W,保存后重新进行与非门的瞬态分析,并测量输出的下降延迟(tf)、上升时间(tr)、从输入到输出的延迟(tpHL,tpLH),并计算与非门的门延迟tp。
3、采用有比逻辑实现相同功能电路,并对其进行瞬态分析。
4、分析不同实现方式对电路性能的影响。
5、修改电源电压vvdd的电压值,查看电源电压改变对VTC曲线的影响。
4.实验结果
4.1与非门电路图
Spice文件:
与非门的仿真曲线:
功能分析:
通过仿真曲线的分析,当输入A、B同时为高电平时,输出F为低电平;
当输入A为低电平时,B为高电平时,输出F为高电平;
当输入A为高电平时,输入B为低电平时,其输出F为高电平。
所以通过上面的功能分析,我们可以发现我们所设计的电路实现了与非门的功能。
4.2与非门的瞬时分析
1)在spice文件中加入时间分析语句及out文件的分析
下降时间falltime为1.8274e-009;
上升时间risetime为2.1371e-009;
TPHL=1.0552e-009;
TPLH=-1.1383e-009;
TP=(TPHL+TPLH)=1.09675e-009
4.2.1修改nmos的宽度W=45u的out结果文件分析
下降时间falltime为1.5066e-009;
上升时间risetime为2.0545e-009;
TPHL=1.7249e-009;
TPLH=-3.0750e-010;
TP=(TPHL+TPLH)=1.0162e-009
4.2.2修改pmos的宽度W=45u的结果文件分析
下降时间falltime为1.8214e-009;
上升时间risetime为1.6748e-009;
TP