计算机组成原理白中英本科生试题库附答案Word文档格式.docx
《计算机组成原理白中英本科生试题库附答案Word文档格式.docx》由会员分享，可在线阅读，更多相关《计算机组成原理白中英本科生试题库附答案Word文档格式.docx（32页珍藏版）》请在冰豆网上搜索。
电擦除可编程只i器
其中辅存是大容量的磁表面存储器。
C
（D）
闪速存储器
cache-辅存
—个主存单元和一个通用寄存器
通用寄存器-cacl:
两个通用寄存器
7当前的CPU由（B
A控制器
）组成。
B
控制器、运算器、cache
8流水CPU是由一系列叫做“段”的处理部件组成。
运算器、主存
控制器、ALU、主
和具备m个并行部件的CPU相比，一个m段流水C
吞吐能力是（A）o
A具备同等水平
9在集中式总线仲裁中，
A独立请求
B不具备同等水平
（A）方式响应时间最快。
B计数器定时查询
小于前者
菊花链
大于前者
分布式仲裁
10CPU中跟踪指令后继地址的寄存器是（C）O
A地址寄存器B指令计数器
11从信息流的传输速度来看，（A）系统工作效率最低。
A单总线B双总线C
12单级中断系统中，CPU-旦响应中断，立即关闭（C）源产生另一次中断进行干扰。
A中断允许B中断请求
13下面操作中应该由特权指令完成的是（B）o
A设置定时器的初值B从用户模式切换到管C
理员模式
14冯•诺依曼机工作的基本方式的特点是（B）o
A多指令流单数据流B按地址访问并顺序执行指令C堆栈操作
15在机器数（B）中，零的表示形式是唯一的。
A原码B补码
16在定点二进制运算器中，减法运算一般通过（D）
A原码运算的二进制B补码运算的二进制减
减法器法器
程序计数器
扌旨令寄存器
多总线
三总线
标志，以防止本次中断服务结束前同级的其f
中断屏蔽
开定时器中断
C移码来实现。
C原码运算的十进制加法器
DMA请求
关中断
存贮器按内容选扌
反码
补码运算的二进卡器
17某计算机字长32位，其存储容量为256MB,若按单字编址，它的寻址范围是（D）。
A0—64MBB0—32MBC0—32MD0—64M
18主存贮器和CPU之间增加cache的目的是（A）。
A解决CPU和主存之B扩大主存贮器容量C扩大CPU中通用寄存D既扩大主存贮器彳
间的速度匹配问题器的数量又扩大CPU中通丿
器的数量
19单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用（C）
A
堆栈寻址方式
立即寻址方式
隐含寻址方式
D间接寻址方式
20
同步控制是（C）。
只适用于CPU控制
只适用于外围设备控
由统一时序信号控制
D所有指令执行时1、
的万戎
制的方式
的方式
同的方式
21描述PCI总线中基本概念不正确的句子是（CD）o
PCI总线是一个与处
PCI总线的基本传输
PCI设备一定是主设备
D系统中只允许有-
理器无关的高速外
机制是猝发式传送
PCI总线
围设备
22CRT的分辨率为1024x1024像素，像素的颜色数为256,则刷新存储器的容量为（B）
28某DRAM芯片，其存储容量为512x8位，该芯片的地址线和数据线的数目是（D）。
A8,512B512,8C18,8D19,8
29在下面描述的汇编语言基本概念中，不正确的表述是（D）o
A对程序员的训练要求B汇编语言对机器的依C用汇编语言编写程序D汇编语言编写的才
来说，需要硬件知识赖性高的难度比高级语言小行速度比高级语;
30交叉存储器实质上是一种多模块存储器，它用（A）方式执行多个独立的读写操作。
A流水
B资源重复
C顺序
D资源共享
31寄存器间接寻址方式中,
操作数在（B）o
A通用寄存器
B主存单元
C程序计数器
D堆栈
32机器指令与微指令之间的关系是（A）o
A用若干条微指令实
B用若干条机器指令实
C用一条微指令实现一
D用一条机器指令】
现一条机器指令
现一条微指令
条机器指令
条微指令
33描述多媒体CPU基本概念中，不正确的是（CD）o
A多媒体CPU是带有
BMMX是一种多媒体扩
CMMX指令集是一种多指
D多媒体CPU是以：
MMX技术的处理器
令流多数据流的并行处理指令
）方式对电路故障最敏感。
独立请求C计数器定时查询
展结构
结构为基础的CI；
■DCT
34在集中式总线仲裁中，（A
A菊花链B
35流水线中造成控制相关的原因是执行（A）指令而引起。
A条件转移B访内C算逻
36PCI总线是一个高带宽且与处理器无关的标准总线。
下面描述中不正确的是
A采用同步定时协议B采用分布式仲裁策略C具有自动配置能力
37下面陈述中，不属于外围设备三个基本组成部分的是（D）。
A存储介质
B驱动装置
C控制电路
D
（B）
无条件转移
适合于低成本的/
计数器
38中断处理过程中，（B）项是由硬件完成。
A关中断
39IEEE1394是一种高速串行I/O标准接口。
以下选项中，（D）项不属于IEEE1394的协议集。
A业务层B链路层C物理层D串行总线管理
40运算器的核心功能部件是（B）o
A数据总线BALU
B开中断
C保存CFU现场
恢复CPU现场
41某单片机字长32位，其存储容量为4MB。
若按字编址，
AIMB4MBC
42某SRAM芯片，其容量为1MX8位，除电源和接地端外，
（D）o
A20B28C
43双端口存储器所以能进行高速读/写操作，是因为采用
A高速芯片B新型器件
C状态条件寄存器D通用寄存器
它的寻址范围是（A）o
4MD1MB
控制端有E和R/W#,该芯片的管脚引出线娄
30
流水技术
D32
44单地址指令中为了完成两个数的算术运算，
（C）O
A堆栈寻址方式B立即寻址方式
45为确定下一条微指令的地址，通常采用断定方式,
A用程序计数器PC来B
产生后继微指令地
址
除地址码指明的一个操作数以外,
用微程序计数器UPC来产生后继微指令地址
C隐含寻址方式
其基本思想是（C）0
C通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址
二、填空题
1字符信息是符号数据,
D两套相互独立的i路
另一个数常需采用
间接寻址方式
通过指令中指定-门字段来控制产£
微指令地址
属于处理（非数值）领域的问题，国际上采用的字符系
统是七单位的（ASCII）码。
P23
2按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。
其中阶码E的值等于指数的真值（e）加上一个固定的偏移值（127）oP17
3双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（空
间）并行技术，后者采用（时间）并行技术。
P86
4衡量总线性能的重要指标是（总线带宽），它定义为总线本身所能达到的最高传
输速率，单位是兆字节每秒（mb/s）。
P186
5在计算机术语中，将ALU控制器和（cache）存储器合在一起称为（CPI；
）。
P139
6数的真值变成机器码可采用原码表示法，反码表示法，（补码）表示法，（移
码）表示法。
P19-P21
7广泛使用的（SRAM）和（DRAM）都是半导体随机读写存储器。
前者的速度比后者快，但集成度不如后者高。
P66
8反映主存速度指标的三个术语是存取时间、（存储周期）和（存储器带宽）。
9形成指令地址的方法称为指令寻址，通常是（顺序）寻址，遇到转移指令时（跳跃）寻址。
P123
10CPU从（主存中）取出一条指令并执行这条指令的时间和称为（指令周期）。
11定点32位字长的字，采用2的补码形式表示时，一个字所能表示的整数范围是（-2的31次方到2的31次方减1）。
P20
12IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52
位,则它能表示的最大规格化正数为（+[H（1-2-52）]x2,025）oP18
13浮点加、减法运算的步骤是（0操作处理）、（比较阶码大小并完成对阶）、
（尾数进行加或减运算）、（结果规格化并进行舍入处理）、（溢出处理）。
P52
14某计算机字长32位，其存储容量为64MB,若按字编址，它的存储系统的地址线至少需要（14）条。
64x1°
24KB"
2048KB（寻址范H）=2048x8（化为字的形式）=214
32
15—个组相联映射的Cache,有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（20）位，其中主存字块标记应为（8）位，组地址应为（6）位，Cache地址共（7）位。
2,8=16384x64字2*二竺匕26=—27=128
128-44
16CPU存取出一条指令并执行该指令的时间叫（指令周期），它通常包含若干个
（CPU周期），而后者乂包含若干个（时钟周期）。
P131
17讣算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、（汇编语言）级、（高级语言）级。
P13
18十进制数在计算机内有两种表示形式：
（了符M）形式和（丿I【缩的十进制数申）形式。
前者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。
P19
19一个定点数曲符号位和数值域两部分组成。
按小数点位置不同，定点数有（纯小数）和（纯整数）两种表示方法。
P16
20对存储器的要求是容量大、速度快、成本低，为了解决这三方面的矛盾，计算机采用多级存储体系结构，即（拓速缓冲存储器）、（主存储器）、（外存储器）。
21高级的DRAM芯片增强了基本DRAM的功能，存取周期缩短至20ns以下。
举出三种高级DRAM芯片，它们是（FPM-DRAM）、（CDRAM）、（SDRAM）。
P75
22—个较完善的指令系统，应当有（数据处理）、（数据存储）、（数据传送）.
（程序控制）四大类指令。
P119
23机器指令对四种类型的数据进行操作。
这四种数据类型包括（地址）型数据、（数值）型数据、（7符）型数据、（逻辑）型数据。
P110
24CPU中保存当前正在执行的指令的寄存器是（指令寄存器），指示下一条指令地址的寄存器是（程序寄存器），保存算术逻辑运算结果的寄存器是（数据缓冲寄冲器）和（状态字寄存器）。
P129
2
升级会员 