大学电工电子课程设计数字跑表设计Word格式文档下载.docx
《大学电工电子课程设计数字跑表设计Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《大学电工电子课程设计数字跑表设计Word格式文档下载.docx（9页珍藏版）》请在冰豆网上搜索。
2．要有外部开关，控制计数器的直接清零、启动和暂停/连续计时功能；
3．严格按照课程设计说明书要求撰写课程设计说明书。
时间安排：
第1天下达课程设计任务书，根据任务书查找资料；
第2～4天进行方案论证，软件模拟仿真并确定设计方案；
第5天提交电路图，经审查后领取元器件；
第6～8天组装电路并调试，检查错误并提出问题；
第9～11天结果分析整理，撰写课程设计报告，验收调试结果；
第12～14天补充完成课程设计报告和答辩。
指导教师签名：
2011年6月26日
系主任（或责任教师）签名：
引言
在当今随着各个领域的高科技快速发展，社会生产力的发展个社会信息化程度的提高，人们各方面综合素质的提高，世界更新换代的节奏与人们生活的步伐也越来越快，在这告诉发展的当今世界，时间对人们来说无疑是极其宝贵的，时间就是金钱。
随着人们各方面素质的提高，不仅科学领域得到了飞速发展，在当今世界体育领域也飞速发展，运动员们都朝着“更高、更快、更强”目标发展，特别是短跑比赛要求计时器要有足够的精度，这样就出现了本课题研究的数字跑表，用以测量完场某项体育运动所用时间。
用于径赛、游泳、自行车、赛马等对计时器精度要求在百分之一秒。
当今世界的电子科技发展迅猛，其中单片机就是很好的例子，高性能、低功耗、低价格等特性极大丰富了市场。
但为了实践我们的理论知识，使理论与实践相结合本设计不采用单片机技术，而用简单的电器元件组成。
数字钟是一种数字电路技术是实现的时分秒及时装置，与机械式时钟相比具有更高的精准性和直观性，且无机械装置具有更长的使用寿命，因此得到广泛使用。
钟表的数字化给人们生活带来了极大方便，而且大大扩展了钟表元原先的报时功能，因此研究数字钟及扩大其应用，具有非常现实的意义。
关键词:
数字跑表，芯片，数码显示管
1设计意义及要求
1.1设计意义
数字钟的是采用数字电路实现对时、分、秒、数字显示的计时装置，广泛用于个人家庭、车站、码头办公室等公共场所，成为人们日常生活不可或缺的必需品，由于数字集成电路和石英晶体振荡器的广泛应用，是数字钟的精度远远超过了老式钟表，钟表是数字化给人们生活带来了极大方便，并拥有更多功能，自动振铃、定时广播，自动起灭路灯等。
所有这些都以钟表数字化为基础。
图1-1数字跑表结构框图
1.2设计要求
1）运用所学的模拟电路和数字电路等知识；
2）用到的元件：
3）设计一个具有、‘分’、‘秒’、‘1/100秒’的十进制数字显示的计时器。
4）要有外部开关，控制计数器的直接清零、启动和暂停/连续计时功能；
5）严格按照课程设计说明书要求撰写课程设计说明书。
2方案设计
2.1设计思路
数字跑表顾名思义主要由数字计数电路组成，选用的芯片也应该是有计数、清零、暂停功能的，例如74LS290、74LS192、74LS390等等，这里我个人选用的是74LS192芯片，在后面章节中会详细说明其用途。
计数电路部分的选材结束后就要考虑显示电路了，显示电路光靠显示数码管绝对是不可以的，所以当然要有译码电路，并且显示管和译码器的共阴、共阳要相互对应。
由于我选用的是共阴极的7段数码管所以与之配套的译码器有74LS48、74HC4511、74LS49等，这里我选用的是74HC4511。
设计要求有百分秒的计时，所以要在电路中加入振荡器，使得输出脉冲频率为100Hz，所以我选用555定时器组成的多谐振荡器（具体设计方案见后面章节）。
本数字跑表首先要从低位的百分秒计时器开始，按照系统时钟进行计数，计数至100后向秒计数器进位，同时百分秒有99变为00。
计数器以百分秒计数器的进位位为时钟进行计数，计数至60后向分计数器进位，分计数器以秒计数器的进位位为时钟进行计数。
2.2设计方案
个人设计电路采用由555定时器组成的多谐振荡器作为触发器，根据公式
可计算出R1=510Ω、R2=3KΩ、C=2.2，此时T为0.01s。
计数器76LS192当CPU遇到上升沿且CPD==1时开始计数，当CPD=CPU=时保持即暂停。
U1、U2为100进制，当U1从0跳到9时，由TCU进位端给U2一个下降沿脉冲，使U2开始计数。
当U2到9时再给U3一个下降沿脉冲，U3开始计时。
即U1、U2组成了从00—99的100进制计数。
U3作为秒的个位依然是10进制的计数方式，而秒十位确是6进制计数通过以下方式实现。
要实现6进制即0101接受一个脉冲后直接跳变到0000，所以将Q1、Q2接到与门后反馈回MR清零端，完成6进制。
分的计数与其同理。
为了保证电路清零功能，将74LS192的MR清零端接入高平，为了保证6进制芯片的同时清零，将U4的Q1、Q2相与后与清零总线输入两输入或门接到U4的MR清零端，U6同理。
到此完成计数功能。
译码器的选择与共阴极七段显示器相配，选用74LS4511，为是译码器正常工作将、高电平，LE接到低电平，同时将QA-QG分别按顺序接到显示器上。
小组采取的方案中。
依然以555定时器组成的多谐振荡器作为脉冲发生器，只是电阻以及电容的值不同，但终究f=100HZ。
其中计数电路选用的芯片为74HC390，其中CKB与Q0相连使得计数方式为8421码，CKA为下降沿触发。
百分秒为100进制计数即00—99，秒和分都是60进制。
当74HC390为十进制时，即1001跳变到0000此时将Q3接到下一位的CPA就会给其一个下降的脉冲，开始计时。
秒的十位是6进制，与之前介绍的74LS192类似，将Q1、Q2相与与总清零线输入两输入端得或门后接到秒时位的清零端，完成到6的清零，同时将Q2连到分的各位，使得到0110时给分个位一个脉冲，分计数器开始计时。
译码及显示电路与个人方案相同。
图2-1设计方案一
2.3方案比较
相同点：
两种方案的原理相似都分别由触发电路、计数电路、译码及显示电路组
成。
都能按照设计要求完成有百分秒计时功能的数字跑表。
不同点：
两者都选用555组成的振荡器，但所选取的电容电阻值不同最终都能输出f=100HZ的脉冲。
对于计数电路就会有一些不同了，小组选用的是74HC390，这个芯片接线方式简单，原理易懂，将CKB与Q0相连组成8421码的二-十进制，所以9后会自动跳变到0。
74LS192接线相对复杂，除了递增、递减计数脉冲输入端还有置数控制端、进位端、借位端等。
但基本原理与390类似。
图2-2设计方案二
3部分电路设计
3.1脉冲输出电路
两种设计方案均采用555定时器组成的多谐振荡器作为脉冲输出电路。
555集成时基电路称为集成定时器，是一种数字、模拟混合型的中规模集成电路，其应用十分广泛。
该电路使用灵活、方便，只需外接少量的阻容元件就可以构成单稳、多谐和施密特触发器，因而
广泛用于信号的产生、变换、控制与检测。
555电路的内部电路方框图如图3-1所示。
它含有两个电压比较器，一个基本RS触发器，一个放电开关T，比较器的参考电压由三只5KΩ的电阻器构成分压，它们分别使高电平比较器A1同相比较端和低电平比较器A2的反相输入端的参考电平为和。
A1和A2的输出端控制RS触发器状态和放电管开关状态。
当输入信号输入并超过时，触发器复位，555的输出端3脚输出低电平，同时放电，开关管导通；
当输入信号自2脚输入并低于时，触发器置位，555的3脚输出高电平，同时放电，开关管截止。
是复位端，当其为0时，555输出低电平。
平时该端开路或接VCC。
Vc是控制电压端（5脚），平时输出作为比较器A1的参考电平，当5脚外接一个输入电压，即改变了比较器的参考电平，从而实现对输出的另一种控制，在不接外加电压时，通常接一个0.01uf的电容器到地，起滤波作用，以消除外来的干扰，以确保参考电平的稳定。
T为放电管，当T导通时，将给接于脚7的电容器提供低阻放电电路。
由555构成的多谐振荡器如下图
图3-2555组成的多谐振荡器图3-3多谐振荡器波形图
由555定时器和外接元件R1、R2、C构成多谐振荡器，脚2与脚6直接相连。
电路没有稳态，仅存在两个暂稳态，电路亦不需要外接触发信号，利用电源通过R1、R2向C充电，以及C通过R2向放电端放电，使电路产生振荡。
电容C在和之间充电和放电，从而在输出端得到一输出信号的时间参数是：
T=
=0.7（R1+R2）C
=0.7R2C
其中，为VC由上升到所需的时间，为电容C放电所需的时间。
555电路要求R1与R2均应不小于1KΩ，但两者之和应不大于3.3MΩ。
外部元件的稳定性决定了多谐振荡器的稳定性，555定时器配以少量的元件即可获得较高精度的振荡频率和具有较强的功率输出能力。
因此，这种形式的多谐振荡器应用很广。
3.274LS192计数电路
74LS192是双时钟方式的十进制可逆计数器。
（bcd,二进制），它由四个主从T触发器和一些门电路组成，具有清零、保持、并行输入、加计数、减计数等多种功能。
下面我们介绍74ls192引脚图,74ls192功能表
图3-474LS192引脚图及逻辑符号
其中：
MR是清零端
CPU是递增计数脉冲输入端
CPD是递减计数脉冲输入端
是置数控制端
是进位输出端
是借位输出端
P0、P1、P2、P3是并行数据输入端
Q0、Q1、Q2、Q3是并行数据输出端
MR
CPU
CPD
P3
P2
P1
P0
Q3
Q2
Q1
Q0
1
X
d3
d2
d1
d0
加计数
减计数
保持
表3-574LS192功能表
当MR=1是，计数器各输出端均被清零，即Q0、Q1、Q2、Q3=0000，只有当MR=0是计数器才能实现置数、加计数、减计数及保持等功能。
计数器的递增计数脉冲输入端CPU和递减计数输入端CPD是彼此独立的，这种输入方式称为双时钟脉冲输入。
当计数器作为加计数器使用时，计数脉冲就从CPU端输入，作为减计数器是就从CPD端输入。
置数控制端处于0状态时，可将数据从P0、P1、P2、P3端并行存入计数器。
处于1状态时，计数器便处于加计数、减计数或者保持状态。
如果进行多位连接时，只要将低位的进位信号或借位信号分别接到高位的CPU或CPD端即可。
本设计方案就用到的进位端得连接。
3.3译码及显示电路
图3-6七段数码管七段显示译码电路
图3-774LS48引脚图
图3-874LS48功能表
七段发光二极管是多种显示器中的一种，它可直接显示出译码器输出的十进制数。
七段发光二极管显示器有共阳接法和共阴接法两种。
共阳接法就是把发光二级管的阳极都连
在一起接到高电平上，输入低电平有效。
与其配套的译码器有74LS46、74LS47；
共阴接法则相反，它是把发光二极管的阴极都连在一起接地，输入高电平有效。
与其配套的译码器有74LS48、74HC4511等。
七段显示器的外引线排列如图3-6。
与共阴极数码管配
升级会员 