PCB的阻抗控制要点Word下载.docx

PCB的阻抗控制要点Word下载.docx

《PCB的阻抗控制要点Word下载.docx》由会员分享，可在线阅读，更多相关《PCB的阻抗控制要点Word下载.docx（15页珍藏版）》请在冰豆网上搜索。

下面是一个典型的6层板叠层结构：

　　PCB的参数：

　　不同的印制板厂，PCB的参数会有细微的差异，通过与上海嘉捷通电路板厂技术支持的沟通，得到该厂的一些参数数据：

　　表层铜箔：

　　可以使用的表层铜箔材料厚度有三种：

12um、18um和35um。

加工完成后的最终厚度大约是44um、50um和67um。

　　芯板：

我们常用的板材是S1141A，标准的FR-4，两面包铜，可选用的规格可与厂家联系确定。

　　半固化片：

　　规格（原始厚度）有7628（0.185mm），2116（0.105mm），1080（0.075mm），3313（0.095mm），实际压制完成后的厚度通常会比原始值小10-15um左右。

同一个浸润层最多可以使用3个半固化片，而且3个半固化片的厚度不能都相同，最少可以只用一个半固化片，但有的厂家要求必须至少使用两个。

如果半固化片的厚度不够，可以把芯板两面的铜箔蚀刻掉，再在两面用半固化片粘连，这样可以实现较厚的浸润层。

　　阻焊层：

　　铜箔上面的阻焊层厚度C2≈8-10um，表面无铜箔区域的阻焊层厚度C1根据表面铜厚的不同而不同，当表面铜厚为45um时C1≈13-15um，当表面铜厚为70um时C1≈17-18um。

　　导线横截面：

　　以前我一直以为导线的横截面是一个矩形，但实际上却是一个梯形。

以TOP层为例，当铜箔厚度为1OZ时，梯形的上底边比下底边短1MIL。

比如线宽5MIL，那么其上底边约4MIL，下底边5MIL。

上下底边的差异和铜厚有关，下表是不同情况下梯形上下底的关系。

　　介电常数：

半固化片的介电常数与厚度有关，下表为不同型号的半固化片厚度和介电常数参数：

　　板材的介电常数与其所用的树脂材料有关，FR4板材其介电常数为4.2—4.7，并且随着频率的增加会减小。

　　介质损耗因数：

电介质材料在交变电场作用下，由于发热而消耗的能量称之谓介质损耗，通常以介质损耗因数tanδ表示。

S1141A的典型值为0.015。

　　能确保加工的最小线宽和线距：

4mil/4mil。

阻抗计算的工具简介：

　　当我们了解了多层板的结构并掌握了所需要的参数后，就可以通过EDA软件来计算阻抗。

可以使用Allegro来计算，但这里我向大家推荐另一个工具PolarSI9000，这是一个很好的计算特征阻抗的工具，现在很多印制板厂都在用这个软件。

　　无论是差分线还是单端线，当计算内层信号的特征阻抗时，你会发现PolarSI9000的计算结果与Allegro仅存在着微小的差距，这跟一些细节上的处理有关，比如说导线横截面的形状。

但如果是计算表层信号的特征阻抗，我建议你选择Coated模型，而不是Surface模型，因为这类模型考虑了阻焊层的存在，所以结果会更准确。

下图是用PolarSI9000计算在考虑阻焊层的情况下表层差分线阻抗的部分截图：

　　由于阻焊层的厚度不易控制，所以也可以根据板厂的建议，使用一个近似的办法：

在Surface模型计算的结果上减去一个特定的值，我建议差分阻抗减去8欧姆，单端阻抗减去2欧姆

PCB阻抗控制

随着PCB信号切换速度不断增长，当今的PCB设计厂商需要理解和控制PCB迹线的阻抗。

相应于现代数字电路较短的信号传输时间和较高的时钟速率，PCB迹线不再是简单的连接，而是传输线。

在实际情况中，需要在数字边际速度高于1ns或模拟频率超过300Mhz时控制迹线阻抗。

PCB迹线的关键参数之一是其特性阻抗（即波沿信号传输线路传送时电压与电流的比值）。

印制电路板上导线的特性阻抗是电路板设计的一个重要指标，特别是在高频电路的PCB设计中，必须考虑导线的特性阻抗和器件或信号所要求的特性阻抗是否一致，是否匹配。

这就涉及到两个概念：

阻抗控制与阻抗匹配，本文重点讨论阻抗控制和叠层设计的问题。

阻抗控制

阻抗控制（eImpedanceControling），线路板中的导体中会有各种信号的传递，为提高其传输速率而必须提高其频率，线路本身若因蚀刻，叠层厚度，导线宽度等不同因素，将会造成阻抗值得变化，使其信号失真。

故在高速线路板上的导体，其阻抗值应控制在某一范围之内，称为“阻抗控制”。

PCB迹线的阻抗将由其感应和电容性电感、电阻和电导系数确定。

影响PCB走线的阻抗的因素主要有:

铜线的宽度、铜线的厚度、介质的介电常数、介质的厚度、焊盘的厚度、地线的路径、走线周边的走线等。

PCB阻抗的范围是25至120欧姆。

在实际情况下，PCB传输线路通常由一个导线迹线、一个或多个参考层和绝缘材质组成。

迹线和板层构成了控制阻抗。

PCB将常常采用多层结构，并且控制阻抗也可以采用各种方式来构建。

但是，无论使用什么方式，阻抗值都将由其物理结构和绝缘材料的电子特性决定：

∙

信号迹线的宽度和厚度

迹线两侧的内核或预填材质的高度

迹线和板层的配置

内核和预填材质的绝缘常数

PCB传输线主要有两种形式：

微带线（Microstrip）与带状线（Stripline）。

微带线（Microstrip）：

微带线是一根带状导线，指只有一边存在参考平面的传输线，顶部和侧边都曝置于空气中（也可上敷涂覆层），位于绝缘常数Er线路板的表面之上，以电源或接地层为参考。

如下图所示：

注意：

在实际的PCB制造中，板厂通常会在PCB板的表面涂覆一层绿油，因此在实际的阻抗计算中，通常对于表面微带线采用下图所示的模型进行计算：

带状线（Stripline）：

带状线是置于两个参考平面之间的带状导线，如下图所示，H1和H2代表的电介质的介电常数可以不同。

上述两个例子只是微带线和带状线的一个典型示范，具体的微带线和带状线有很多种，如覆膜微带线等，都是跟具体的PCB的叠层结构相关。

用于计算特性阻抗的等式需要复杂的数学计算，通常使用场求解方法，其中包括边界元素分析在内，因此使用专门的阻抗计算软件SI9000，我们所需做的就是控制特性阻抗的参数：

绝缘层的介电常数Er、走线宽度W1、W2（梯形）、走线厚度T和绝缘层厚度H。

对于W1、W2的说明：

此处的W=W1，W1=W2.

规则：

W1=W-A

W—-设计线宽

A—–Etchloss（见上表）

走线上下宽度不一致的原因是：

PCB板制造过程中是从上到下而腐蚀，因此腐蚀出来的线呈梯形。

走线厚度T与该层的铜厚有对应关系，具体如下：

铜厚

COPPERTHICKNESS

Basecopperthk 

Forinnerlayer 

Forouterlayer

HOZ 

0.6mil 

1.8mil

1OZ 

1.2MIL 

2.5MIL

2OZ 

2.4MIL 

3.6MIL

绿油厚度：

*因绿油厚度对阻抗影响较小，故假定为定值0.5mil。

我们可以通过控制这几个参数来达到阻抗控制的目的，下面以安维的底板PCB为例说明阻抗控制的步骤和SI9000的使用：

底板PCB的叠层为下图所示：

第二层为地平面，第五层为电源平面，其余各层为信号层。

各层的层厚如下表所示：

LayerName

Type

Material

Thinkness

Class

SURFACE

AIR

TOP

CONDUCTOR

COPPER

0.5OZ

ROUTING

DIELECTRIC

FR-4

3.800MIL

L2-INNER

1OZ

PLANE

5.910MIL

L3-INNER

33.O8MIL

L4-INNER

L5-INNER

BOTTOM

说明：

中间各层间的电介质为FR-4，其介电常数为4.2；

顶层和底层为裸层，直接与空气接触，空气的介电常数为1。

需要进行阻抗控制的信号为：

DDR的数据线，单端阻抗为50欧姆，走线层为TOP和L2、L3层，走线宽度为5mil。

时钟信号CLK和USB数据线，差分阻抗控制在100欧姆，走线层为L2、L3层，走线宽度为6mil，走线间距为6mil。

对于计算精度的说明:

1、对于单端阻抗控制，计算值等于客户要求值；

2、对于其他特性阻抗控制：

对于其它所有的阻抗设计（包括差别和特性阻抗）

*计算值与名义值差别应小于的阻抗范围的10%：

例如：

客户要求：

60+/-10%ohm

阻抗范围=上限66-下限54=12ohms

阻抗范围的10%=12X10%=1.2ohms

计算值必须在红框范围内。

其余情况类推。

下面利用SI9000计算是否达到阻抗控制的要求：

首先计算DDR数据线的单端阻抗控制：

TOP层：

铜厚为0.5OZ，走线宽度为5MIL，距参考平面的距离为3.8MIL，介电常数为4.2。

选择模型，代入参数，选择losslesscalculation,如图所示：

计算得到单端阻抗为Zo=55.08oh