定点补码一位乘法器的设计与实现Word格式文档下载.docx
《定点补码一位乘法器的设计与实现Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《定点补码一位乘法器的设计与实现Word格式文档下载.docx（18页珍藏版）》请在冰豆网上搜索。
第2章 详细设计方案ﻩ３
２.1 顶层方案图的设计与实现3
2．1.２器件的选择与引脚锁定ﻩ４
2.1．3编译、综合、适配5
2．2功能模块的设计与实现ﻩ５
2．2.2选择器模块的设计与实现ﻩ7
2.2.3乘数补码移位寄存器模块的设计与实现１1
2．２.4 部分积移位寄存器模块的设计与实现ﻩ13
2．３仿真调试ﻩ１4
第3章 编程下载与硬件测试ﻩ16
参考文献ﻩ17
附 录（电路原理图）１8
第1章总体设计方案
１.1设计原理
在计算两个补码相乘时，可以通过Bｏoth算法来实现定点补码一位乘的功能。
布斯（Ｂooth）算法采用相加和相减的操作计算补码数据的乘积,Ｂｏoth算法对乘数从低位开始判断,根据后两个数据位的情况决定进行加法、减法还是仅仅进行移位操作。
讨论当相乘的两个数中有一个或二个为负数的情况，在讨论补码乘法运算时,对被乘数或部分积的处理上与原码乘法有某些类似,差别仅表现在被乘数和部分积的符号位要和数值一起参加运算。
Bｏｏth乘法规则如下:
假设X、Ｙ都是用补码形式表示的机器数，［X]补和[Y］补=Yｓ．Y１Y２…Yｎ,都是任意符号表示的数。
比较法求新的部分积，取决于两个比较位的数位,即Yｉ+1Yi的状态。
首先设置附加位Yn+1=0,部分积初值[Ｚ0]补=０。
当n≠0时，判断YnYn+1,
若YｎYｎ+1=０0或1１，即相邻位相同时,上次部分积右移一位,直接得部分积。
若YnYn+１=01,上次部分积加[X］补，然后右移一位得新部分积。
若YｎＹｎ+１=10,上次部分积加[-X]补，然后右移一位得新部分积。
当n＝0时,判ＹnYn+１（对应于Ｙ0Y1），运算规则同
（1）只是不移位。
即在运算的最
后一步,乘积不再右移。
1.2设计思路
首先要采用原码值输入，乘数和被乘数皆为8位。
而且根据补码一位乘法运算规则:
（1）如果yｎ=ｙn+1，部分积 ［ zｉ ］加０，再右移一位；
（2）如果ｙnyn＋1= 01，部分积加［x]补,再右移一位；
（3）如果ynyn＋1 =10，部分积加［ - ｘ]补，再右移一位;
这样重复进行n+1 步,但最后一步不移位。
包括一位符号位,所得乘积为2n＋1位,其中 n为尾数位数。
设计一个二输入三选一选择器对可能的三种情况进行选择。
当选择器中输入为Yｉ Yi+1为０0或者11时,由一寄存器一端接GND,另一端对其进行零输入;
当选择器中输入为Yi Ｙi+1为01时，对其进行[X]补输入；
当选择器中输入为ＹｉＹｉ+１为10时，对[X］补输入端加一非门和一加法器对其进行取反加1输入。
输出结果与一个一端接GＮＤ初始置零的寄存器相连接于一个加法器，实现部分积加法运算;
计算结果存放于两个相同的移位寄存器中,当部分积相加之后，由两个移位寄存器同时对部分积的和进行移位操作。
最后由两个移位寄存器的输出端连接至选择器重新选择进行循环操作，直到部分积移位结束。
定点补码一位乘法器的设计总框图如图1．1所示。
图1.1定点补码一位乘法器的设计总框图
１.3设计环境
·
硬件环境:
伟福ＣOP２000型计算机组成原理实验仪、XCV2０0实验板、微机；
ＥDA环境:
Xｉｌiｎxfoundatｉｏnf３.１设计软件、COＰ2000仿真软件。
第2章详细设计方案
2.1 顶层方案图的设计与实现
顶层方案图是用来实现补码一位乘法器乘数与被乘数的输入和取补，以及结果的寄存和输出、二输入三输出选择器和运算控制电路、移位电路等逻辑功能，采用原理图设计输入方式完成,电路实现基于XCV200可编程逻辑芯片。
在完成原理图的功能设计后,把输入以及输出信号安排到XCＶ20０指定的引脚上去,实现芯片的引脚锁定。
2．1.１创建顶层图形设计文件
顶层图形文件的设计实体主要由取补电路（封装为QＵBＵ）,二输入三输出选择器（基于D2-4E的改装），乘数移位寄存器（封装为Ｕ１1）,部分积移位寄存器（基于FD实现）,加法器（基于ADＤ8的改装）,等模块组装而成的一个完整的可编程逻辑芯片U３0。
顶层图形文件结构如图２.1所示：
图２.1顶层图形文件结构图
２.1.2器件的选择与引脚锁定
（1）器件的选择
由于硬件设计环境是基于伟福COP200０型计算机组成原理实验仪和ＸCV2０0实验板,故采用的目标芯片为ＸiliｎxXCV２０0可编程逻辑芯片。
（2）引脚锁定
把顶层图形文件中的所有输入、输出信号对应到XilｉnxXCV200芯片指定的引脚上去，实现芯片的引脚锁定,各信号及XilｉｎxＸCV200芯片引脚对应关系如表２.1所示：
表2.1 信号和芯片引脚对应关系
图形文件中的输入／输出信号
ＸＣＶ200芯片引脚信号
ＧRD
Ｐ５0
ZCLOCK
Ｐ213
FJW
Ｐ47
ＣＬR
Ｐ4９
VＣＣ
Ｐ４8
S１
Ｐ80
S２
P81
S3
P8２
Ｓ4
Ｐ84
S5
P8５
S6
Ｐ8６
S７
P8７
Y１
P95
Y2
P９6
Y3
Ｐ9７
Y4
Ｐ100
Y5
P101
Y6
Ｐ1０2
Y７
P103
Ｅ０
P6３
Ｅ1
P73
E2
P７2
E3
P7１
Ｅ4
P７0
E5
Ｐ66
E6
Ｐ６5
E7
P64
2.1.3编译、综合、适配
利用Ｘilinx fｏuｎdatｉonf3．1的原理图编辑器对顶层图形文件进行编译，并最终生成网络表文件，利用设计实现工具经综合、优化、适配，生成可供时序仿真的文件和器件下载编程文件。
２.２功能模块的设计与实现
功能模块主要由取补电路，二输入三输出选择器,移位寄存器,部分积移位寄存器等模块组成,由ＸiliｎxXＣV２００可编程逻辑芯片分别实现。
2.２.1 取补模块的设计与实现
进行求补的方法就是从数的最右端开始，由右向左，直到找出第一个“1”，例如，。
则以左的每一个输入位都求反，即1变0，０变1。
最右端的起始链式输入必须永远置成“0”。
当控制信号线为“1”时,启动对2求补的操作；
当控制信号线为“0”时,输出将和输入相等。
可以利用符号位来作为控制信号。
（1）创建求乘数补码电路模块设计原理图
乘数求补电路原理结构如图２.1所示：
图2.1乘数求补电路原理结构图
（２）创建元件图形符号
其元件图形符号如图2．2所示：
图2．2求补电路模块元件图形符号
（3）功能仿真
对创建的取补模块进行功能仿真，验证其功能的正确性,可用Xilinxfoundaｔioｎf３．1编译器的Simｕｌator模块实现。
仿真结果如图2．3所示：
图２.3 取补电路模块仿真结果
２.2.２选择器模块的设计与实现
选择器主要由一个D２-4E芯片和逻辑门电路控制选择输出。
输入端输入的值分别为,以及“”（八个输入端为一组）。
D2-4Ｅ芯片的和端的“0”和“１”控制,，，当为0１时，输出为高电平，即为输出值为1,通过逻辑门电路实现输出为的值;
当为10时,输出为为高电平,即为输出值为1,通过逻辑门电路实现输出为的值;
当为00时，输出为为高电平，即为输出值为1,同时当为11时,输出为为 高电平，即为输出值为１，由于此时和输出值为相同,故此两条数据线通过一个或门输出一条数据线,此时输出值为“”。
正好实现三输入一输出的选择器模块。
（1）创建选择器设计原理图
三输入一输出选择器原理结构如图2.4所示:
图2．4选择器原理框图
（2）创建元件图形符号
其元件图形符号如图2．5所示
图２.5 选择器元件图形符号
对创建的三输入一输出器模块进行功能仿真,验证其功能的正确性，可用Xiｌinx ｆoundatｉonf３．1编译器的Ｓimulator模块实现。
仿真结果如图2.6所示：
图2.6 选择模块仿真结果图
2．２．３ 乘数补码移位寄存器模块的设计与实现
乘数补码移位寄存器模块由八个二选一选择器（MUXＣY）,9个寄存器（FD）组成，端输入的是１个低电平信号其余都为高电平信号。
MＵXCY选择器由控制信号端，输入端和，以及输出端组成，当端为低电平信号时,选择输出值，当端为高电平信号时,选择输出值。
每次的输出信号寄存到FＤ中,MUXCY输出端连接下一位的寄存器，这样就实现了移位寄存的功能。
移位的和两个输出端恰好为和的两个值，和的两个值要分别接到选择器的和端。
（1）创建乘数补码移位寄存器模块设计原理图。
乘数补码移位寄存器原理结构如图２.７所示:
图2.7 乘数补码移位寄存器原理结构图
（2）创建元件图形符号
其元件图形符号如图2.８所示:
图2．8 乘数补码移位寄存器电路模块元件图形符号
对创建的乘数补码移位寄存器模块进行功能仿真，验证其功能的正确性,可用Xilｉｎｘfoｕndatiｏnｆ3．1编译器的Ｓｉｍulator模块实现。
仿真结果如图２．9所示:
图2．9乘数补码移位寄存器模块仿真结果
2．２.4部分积移位寄存器模块的设计与实现
部分积移位寄存器模块是由一个8位寄存器（FD８CE）和四个逻辑门电路组成，实现部分积移位寄存功能。
由于部分积的初始值为“”，这样就要求ＦＤ8CＥ寄存器的初始值为“”，只需要给清零端一个高电平的信号即可实现。
进行部分积移位时,要求移位过程中保证符号位相同,这样就需要把第一位符号位复制为两个数,而其余的6位相继向下串一位,这样就实现了移位功能，同时还保证的符号位相同。
（1）部分积移位寄存器设计原理图。
部分积移位寄存器原理结构如图2.10所示:
图2.１0部分积移位寄存器原理图
（2）功能仿真
对创建的寄存器模块进行功能仿真,验证其功能的正确性，可用Ｘiｌｉnx ｆoundatｉoｎｆ3.１编译器的Simulaｔoｒ模块实现。
仿真结果如图2.11所示：
图2.１1 部分积移位寄存器仿真结果
2．3 仿真调试
仿真调试主要验证设计电路逻辑功能、时序的正确性，本设计中主要采用功能仿真方法对设计的电路进行仿真。
通过多组数据进行仿真测试,分别对两个正数相乘，一个正数与一个负数相乘,两个负数相乘结果进行检验。
（1）建立仿真波形文件及仿真信号选择
功能仿真时,首先建立仿真波形文件，选择仿真信号,对选定的输入信号设置参数，选定仿真信号和设置参数。
（２）功能仿真结果与分析
仿真结果分别如图2.1２、所示。
图2.1２功能仿真波形结果
由图2.12所示信息对比可知，多组仿真都完全正确,说明本设计能实现补码一位乘法计算功能。
第3章编程下载与硬件测试
利用COＰ２000仿真软件的编程下载功能,将得到.bｉt文件下载到ＸＣV200实验板的XＣV２00可编程逻辑芯片中。
由于此次编译有点问题,最终没能成功下载到实验版的XCV２00可编程逻辑芯片中。
参考文献
[1］曹昕燕．EＤA技术实验与课程设计[M]．北京：
清华大学出版社，2０06
［2]
升级会员 