非常实用的PCB可靠性设计规范(EMC)Word文档格式.doc

非常实用的PCB可靠性设计规范(EMC)Word文档格式.doc

《非常实用的PCB可靠性设计规范(EMC)Word文档格式.doc》由会员分享，可在线阅读，更多相关《非常实用的PCB可靠性设计规范(EMC)Word文档格式.doc（81页珍藏版）》请在冰豆网上搜索。

3.15 模拟信号（Analogsignal） 2

3.16 数字信号（Digitalsignal） 2

3.17 爬电距离（CreepageDistance）:

2

3.18 电气间隙（Clearance） 3

4 PCB约束规则 3

4.1 物理约束规则 3

4.1.1 间距 3

4.1.2 线宽 3

4.1.3 过孔大小 4

4.1.4 特殊区域规则 4

4.2 电气约束规则 4

5 电平和接口 5

5.1 LVTTL 5

5.2 LVCMOS 5

5.3 GTL/GTL+ 5

5.3.1 GTL特性 6

5.3.2 GTL+特性 6

5.3.3 互连拓扑 7

5.4 SSTL 8

5.4.1 特性 8

5.4.2 兼容电平（端接方式） 8

5.5 HSTL 10

5.5.1 特性 10

5.5.2 兼容电平（端接方式） 11

5.6 LVDS 13

5.6.1 LVDS参数 13

5.6.2 LVDSConfigurations 13

5.6.3 PCB走线要求 14

5.6.4 端接 15

5.6.5 BLVDS 16

5.6.6 MLVDS 16

5.7 PECL 17

5.7.1 LVPECL参数 17

5.7.2 PECL之间的接口 19

5.7.3 PCB走线要求 19

5.8 CML 20

5.8.1 CML参数 20

5.8.2 CML之间的接口 20

5.8.3 PCB走线要求 20

5.9 LVDS、PECL和CML的接口 21

5.9.1 LVPECL与LVDS的接口 21

5.9.2 布局布线要求 21

6 存储器电路 21

6.1 SDRAM 21

6.1.1 SDRAM引脚说明及结构框图 21

6.1.2 SDRAM的时序分析及计算 22

6.1.3 端接 23

6.1.4 SDRAM的PCB布线要求 24

6.2 DDR 24

6.2.1 DDRSDRAM引脚说明及结构框图 24

6.2.2 DDR的时序分析及计算 24

6.2.3 端接 28

6.2.4 DDR的布线要求 29

6.3 QDRSDRAM 29

6.3.1 QDRSDRAM引脚说明及结构框图 29

6.3.2 QDR存储器的时序分析及计算 30

6.3.3 端接 30

6.3.4 QDR存储器的布局布线要求 31

6.4 FCRAM 32

6.4.1 FCRAM引脚说明及结构框图 32

6.4.2 FCRAM时序分析及计算 33

6.4.3 FCRAM端接的选择 33

6.4.4 FCRAM布局布线要求 34

6.5 RAMBUSDRAM 35

6.5.1 RAMBUSDRAM引脚说明及结构框图 35

6.5.2 RDRAM的时序要求 36

6.5.3 RDRAM的布局布线要求 40

7 时钟电路 44

7.1 时钟电路的基本原理 44

7.1.1 晶体（crystal）和晶振（oscillator） 44

7.1.2 时钟驱动器 45

7.1.3 时钟锁相环 46

7.1.4 时钟信号的端接 46

7.2 时钟电路的布局 50

7.3 时钟电路的布线 50

8 模拟和数模混合电路 52

8.1 通用数模混合电路布局布线要求 52

8.2 DAC转换器 53

8.2.1 DAC转换器原理 53

8.2.2 PCB设计 54

8.3 ADC转换器原理 55

8.3.1 ADC转换器原理 55

8.3.2 PCB设计 55

8.4 音频电路 55

8.4.1 时钟信号 56

8.4.2 电源供电电路（地、电源平面的分割） 56

8.4.3 按键开关噪声 56

8.4.4 电磁干扰 56

8.5 视频电路 56

8.5.1 时钟电路 56

8.5.2 电源供电电路（地/电源平面的分割） 57

8.5.3 其他布线要求 57

9 常用电源电路布局布线 57

9.1 线性稳压电源（LDO） 57

9.1.1 性能指标 57

9.1.2 电路原理方框图 58

9.1.3 外围电路布局要求 58

9.1.4 外围电路布线要求 58

9.1.5 典型电路分析 58

9.2 开关电源 59

9.2.1 性能指标 59

9.2.2 电路原理方框图 59

9.2.3 外围电路布局要求 60

9.2.4 外围电路布线要求 60

9.2.5 典型电路分析 60

9.3 通讯电源模块 61

9.3.1 性能指标 61

9.3.2 电路原理图 61

9.3.3 外围电路布局要求 62

9.3.4 外围电路布线要求 62

9.3.5 典型电路分析 63

10 以太网 63

10.1 兼容性接口概念介绍 63

10.2 100BASE-T型100Mb/s基带网络介绍 64

10.3 MII 64

10.3.1 MII接口的特点 64

10.3.2 SMII 65

10.3.3 SSMII 66

11 光模块电路 67

11.1 器件选型和PCB板材 67

11.2 器件布局 67

11.3 PCB布线 67

12 接口电路 67

12.1 E1接口 67

12.1.1 电路布局、布线和接地 68

12.2 电话口 69

12.2.1 网络终端的电话口 69

12.2.2 公务接口 70

12.3 网口 71

12.3.1 电路 72

12.3.2 电路布局、布线 72

12.3.3 电源和地层的连接 73

13 附录 73

13.1 走线的载流能力 73

13.2 过孔和电流的关系 75

13.3 安全间距 76

1范围

本标准规定了PCB设计过程中必须遵守的各项基本要求。

本标准适用于公司EDA设计。

2规范性引用文件

3术语和定义

下列术语和定义适用于本标准。

3.1同步动态随机存储器（SynchronousDynamicRandomAccessMemory）

同步动态随机存储器（SynchronousDynamicRandomAccessMemory）的简称是SDRAM。

，同步是指时钟频率与CPU前端总线的系统时钟频率相同，并且内部的命令的发送数据和数据的传输都以它为准；

动态是指存储阵列需要不断刷新来保证数据不丢失；

随机是指数据不是线性一次存储，而是自由指定地址进行数据的读写。

3.2双倍速率SDRAM（DoubleDataRateSDRAM）

双倍速率同步动态随机存储器（DoubleDataRateSDRAM）简称DDRSDRAM，DDRSDRAM在原有的SDRAM的基础上改进而来。

DDRSDRAM可在一个时钟周期内传送两次数据。

3.3四倍数据流SDRAM（Quad-DataRateSDRAM）

四倍数据流SDRAM（Quad-DataRateSDRAM）简称QDRSDRAM，是在DDRSDRAM的基础上发展起来的存储器。

与DDRSDRAM或SDRAM不同的是，QDRSDRAM可在一个时钟周期内传送四次数据（两次读与两次写数据）。

3.4快速随机访问存储器（fastcyclerandomaccessmemory）

快速随机访问存储器（fastcyclerandomaccessmemory）简称FCRAM,创造性地把DRAM型器件的密度优势与高速SRAM相对应的随机周期时间性能结合在一起。

3.5RUMBUSDRAM

RUMBUSDRAM简称RDRAM，是Rambus公司开发的具有系统带宽的新型DRAM，它能在很高的频率范围内通过一个简单的总线传输数据。

RDRAM更象是系统级的设计，它包括下面三个关键部分：

（1）基于DRAM的Rambus（RDRAM）；

（2）RambusASICcells（专用集成电路单元）；

（3）内部互连的电路，称为RambusChannel（Rambus通道）。

3.6抖动（Jitter）

脉冲的输出边缘与其理想位置的偏差。

从产生原因上可分为两种基本类型：

随机抖动和非随机抖动（即确定性抖动），总抖动为两者之和。

从表现形式上可分为三种基本类型：

周期差抖动（Cycle-cyclejitter）

周期抖动（Periodjitter）

长期抖动（Long-termjitter）。

3.7容性耦合（Capacitivecoupling）

容性耦合，即电场耦合，引发耦合电流，干扰源上的电压变化在被干扰对象上引起感应电流而导致电磁干扰。

3.8感性耦合（Inductivecoupling）

感性耦合，即磁场耦合，引发耦合电压，干扰源上的电流变化产生的磁场在被干扰对象上引起感应电压从而导致的电磁干扰。

3.9串扰（Crosstalk）

容性耦合信号和感性耦合信号统称为串扰。

3.10偏斜（Skew）

同时发生的两个信号在到达时间上的差异，包括驱动器件自身的输出偏斜（内部偏斜）和由电路板线路的布线差异引起的电路板延时的差异（外部偏斜）。

偏斜通过改变时钟边沿的到达来直接影响系统时序裕度，系统工作速度越高，偏斜在时钟周期占用比例越大，此时必需将时钟偏斜减小

3.11建立时间（setuptime）

建立时间是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器。

3.12保持时间（holdtime）

保持时间是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间，如果保持时间不够，数据同样不能被打入触发器。

3.13传播延迟（Propagationdelay）

信号在传输线上传输的延时称为传播延迟。

3.14飞行时间（Flighttime）

飞行时间包含了传播延迟和信号上升沿变化两部分。

3.15模拟信号（Analogsignal）

是时间连续、数值也连续的物理量，它具有无穷多的数值。

常为人们所熟知的许多物理量例如，温度，压力，速度，声音，重量以及位置等均是属于模拟性质的。

而对于周期性模拟信号的基本参数之一是频率（f），也可用周期（T）来表示。

两者之间的关系是f=1/T。

3.16数字信号（Digitalsignal）

是时间上和数值上都是离散的，常用0和1来表示（即逻辑0和逻辑1）