第3章逻辑门电路.docx

第3章逻辑门电路.docx

《第3章逻辑门电路.docx》由会员分享，可在线阅读，更多相关《第3章逻辑门电路.docx（16页珍藏版）》请在冰豆网上搜索。

第3章逻辑门电路

3逻辑门电路

3.1MOS逻辑门电路

3.1.2求下列情况下TTL逻辑门的扇出数：

（1）74LS门驱动同类门；

（2）74LS门驱动74ALS系列TTL门。

解：

首先分别求出拉电流工作时的扇出数NOH和灌电流工作时的扇出数NOL，两者中的最小值即为扇出数。

从附录A可查得74LS系列电流参数的数值为IOH=0.4mA，IOL=8mA，IIH=0.02mA,IIL=0.4mA；74ALS系列输入电流参数的数值为IIH=0.02mA，IIL=0.1mA，其实省略了表示电流流向的符号。

（1）根据（3.1.4）和式（3.1.5）计算扇出数

74LS系列驱动同类门时，输出为高电平的扇出数

输出为低电平的扇出数

所以，74LS系列驱动同类门时的扇出数NO为20。

（2）同理可计算出74LS系列驱动74ALS系列时，有

所以，74LS系列驱动74ALS系列时的扇出数NO为20。

3.1.4已知图题3.1.4所示各MOSFET管的

=2V，忽略电阻上的压降，试确定其工作状态（导通或截止）。

解：

图题3.1.4（a）和（c）的N沟道增强型MOS，图题3.1.4（b）和（d）为P沟道增强型MOS。

N沟道增强型MOS管得开启电压VT为正。

当

＜VT时，MOS管处于截止状态；当

≥VT，且

≥（

—VT）时，MOS管处于饱和导通状态。

对于图题3.1.4（a），

=5V，

=5V，可以判断该MOS管处于饱和导通状态。

对于图题

3.1.4（c），

=0V＜VT，所以MOS管处于截止状态。

P沟道增强型MOS管得开启电压VT为负。

当

＞VT时，MOS管处于截止状态；当

≤VT，且

≤（

—VT）时，MOS管处于饱和导通状态。

对于图题3.1.4（b），

=0V＞﹣2V，该MOS管处于截止状态。

对于图题3.1.4（d），

=-5V，

=﹣5V，可以判断该MOS管处于饱和导通状态。

3.1.5为什么说74HC系列CMOS与非门在﹢5V电源工作时，输入端在以下四种接法下都属于逻辑0：

（1）输入端接地；

（2）输入端低于1.5V的电源；（3）输入端同类与非门的输出低电压0.1V；（4）输入端接10kΩ的电阻到地。

解：

对于74HC系列CMOS门电路来说，输出和输入低电平的标准电压值为：

VOL=0.1V，

VIL=1.5V。

因此，有：

（1）

=0＜VIL=1.5V，属于逻辑0。

（2）

＜1.5V=VIL，属于逻辑0。

（3）

=0.1V＜VIL=1.5V，属于逻辑0。

（4）由于CMOS管得栅极电流非常小，通常小于1uA，在10kΩ电阻上产生的压降小于10mV即

＜0.01V＜VIL=1.5V，故亦属于逻辑0。

3.1.6试分析图题3.1.6所示的电路，写出其逻辑表达式，说明它是说明逻辑电路？

解：

该电路由两部分组成，如图题3.1.6所示，细线左边为一级与非门，虚线右边组成与或非门，其中T1N和T2N并联实现与功能，两者再与T3N串联实现或功能。

与非门的输出

。

与或非门的输出L为

该电路实现同或功能。

3.1.7求图题3.1.7所示电路的输出逻辑表达式。

解：

图题3.1.7所示电路中，

实现与功能，即

，而

，所以输出逻辑表达式为

。

3.1.8用三个漏极开路与非门74HC03和一个TTL与非门74LS00实现图题3.1.7所示的电路，已知CMOS管截止时的漏电流IOZ=5uA,试计算RP（min）和RP（max）。

解：

第一级的两个与非门和一个非门用漏极开路与非门74HC03组成，第二级的与非门用TTL与非门74LS00实现。

从附录A查得74HC系列的参数为：

VOL（max）=0.33V,IOL（max）=4

，VOH（min）=3.84V；74LS系列的参数为：

IIL（max）=0.4mA，IIH（max）=0.02mA。

因为三个漏极开路门的公共上拉电阻RP的下端74LS00的一个输入端，即：

在灌电流情况下，求出RP的最小值：

在拉电流情况下，求出RP的最大值

3.1.9.图题.3.1.9表示三态门作总线传输的示意图，图中n个三态门的输出接数据传输总线，D1、D2、…、

为数据输入端，CS1、CS2、…、

为片选信号输入端。

试问：

（1）CS信号如何进行控制，以便数据D1、D2、…、

通过该总线进行正常传输；

（2）CS信号能否有两个或两个以上同时有效？

如果CS出现两个或两个以上有效，可能发生什么情况？

（3）如果CS信号均无效，总线处在什么状态？

解：

（1）根据图题3.1.9可知，片选信号CS1、CS2、…、

为高电平有效，当

=1时，第

个三态门被选中，其输入数据被送到数据传输总线上。

根据数据传输的速度，分时地给CS1、CS2、…、

端以正脉冲信号，使其相应的三态门的输出数据能分时地到达总线上。

（2）CS信号不能有两个或两个以上同时有效，否则两个不同的信号将在总线上发生冲突。

即总线不能同时既为0又为1。

（3）如果所有CS信号均无效，总线处于高阻状态。

3.1.10某厂生产的双互补对及反相器（4007）引出端如图题3.1.10所示，试分别连接：

（1）三个反相器；

（2）三输入端或非门；（3）三输入端与非门；（4）或与非门[

]；（5）传输门（一个非门控制两个传输门分时传送）。

解：

（1）三个反相器

将图题3.1.10所示电路按下列方式连接，可以得到三个反相器。

18、13相连，6端为输入，8端为输出，14端接VDD，7端接地；

21、5相连，3端为输入，5端为输出，2端接VDD，4端接地；

310端为输入，12端为输出，11端接VDD，9端接地。

（2）三输入端或非门

电路图如图题解3.1.10（a）所示。

（3）三输入端与非门

电路图如图题解3.1.10（b）所示。

（4）或与非门

电路图如图题解3.1.10（c）所示。

（5）传输门

电路图如图题解3.1.10（d）所示，由6端输入的信号控制TG1、TG2、分时传送数据。

6端接低电平时，TG1、导通，2端得数据传送到12端；6端接高电平时，TG2导通，4端得数据传送到12端。

3.1.11试分析图题3.1.11所示某CMOS器件的电路，写出其逻辑表达式，说明它是什么逻辑电路。

解：

电路由两个输入反相器、一个输出反相器、一个传输门T1、T2、和T3构成的电路组成。

传输门由B和

控制，当B=0时传输门导通，当B=1时传输门截止。

T1、T2、和T3构成电路的工作状态由

控制，当

=1时T1、T3均截止，T1、T2、和T3构成的电路不工作；当

=0时T1、T3均导通，T1、T2和T3构成的电路工作，并且起反相作用，其输出等于A。

综上所述，当B=0时，T1、T2、和T3构成的电路不工作，传输门导通，输出L=A；当B=1时T1、T2、和T3构成的电路工作，传输门截止，输出

。

列出真值表如表题解3.1.11所示。

其逻辑表达式

，故电路为异或门电路。

3.1.12试分析图题3.1.12所示的CMOS电路，说明它们的逻辑功能。

解：

对于图题3.1.12（a）所示的CMOS电路，当

0时，TP2和TN2均导通，TP1和

TN2构成的的反相器正常工作，

；当

1时，TP2和TN2均截止，无论A为高电平还是低电平，输出端均为高阻状态，其真值表如表题解3.1.12所示，该电路是低电平使能三态非门，其表示符号如图题解3.1.12（a）所示。

图题3.1.12（b）所示的CMOS电路，

0时，TP2导通，或非门打开，TP1和TN1构成的反相器正常工作，L=A；当

1时，TP2截止，或非门输出低电平，使TN1截止，输出端处于高阻状态，该电路是低电平使能三态缓冲器，其标示符号如图题解3.1.12（b）所示。

同理可以分析图题3.1.12（c）和图题3.1.12（d）所示的CMOS电路，它们分别为高电平使能三态缓冲器和低电平使能三态非门，其标示符号分别如图题解3.1.12（c）和图题解3.1.12（d）所示。

3.1.13试分析图题3.1.13所示传输门的电路，写出其逻辑表达式，说明它是说明逻辑电路。

解：

对于图题3.1.13所示的电路，输入信号A作为传输门的控制信号，输入信号B通过传输门与输出L相连。

当A=0时，传输门TG1导通，TG2断开，L=B；当A=1时，传输门TG1断开，TG2导通，

；其真值表如表题解3.1.13所示，该电路实现异或功能，

。

3.1.14由CMOS传输门构成的电路如图题3.1.14所示，试列出其真值表，说明该电路的逻辑功能。

解：

当CS=1时，4个传输门均为断开状态，输出处于高阻状态。

当CS=0时，4个传输门的工作状态由A和B决定，A=B=0时，TG1和TG2导通，TG3和TG4截止，L=1。

依此分析电路可以列出真值表如表题解3.1.14所示，根据真值表可得

。

该电路实现三态输出的2输入的或非功能。

3.2TTL逻辑门电路

3.2.2为什么说TTL与非门的输入端在以下四种接法下，都属于逻辑1：

（1）输入端悬空；

（2）输入端接高于2V的电源；（3）输入端接同类与非门的输出高电压3.6V；（4）输入端接10kΩ电阻到地。

解：

对于TTL门电路来说，输出和输入高电平的标准电压值为：

VOH=2.7V，VIH=2V。

（1）对于图题解3.2.2所示的与非门电路，当输入端悬空时，T1的发射极电流iE1=0，集电极结正偏。

VCC通过Rb1和T1的继电结向T2、T3提供基极电流，使T2、T3饱和导通，输出为低电平。

可见输入端悬空等效于逻辑1。

（2）

≥2V=VIH，属于逻辑1。

（3）

=3.6V＞VIH，属于逻辑1。

（4）对于图题解3.2.2所示的与非门电路，考虑A端接10kΩ电阻接地，B端悬空时，则电源电压VCC=5V分配到Rb1（4kΩ）电阻、T1的发射结（0.7）和10kΩ电阻上，显然，

，故此时输入端亦属于逻辑1。

3.2.3设有一74LS04反相器驱动两个74ALS04反相器和4个74LS04反相器。

（1）问驱动门是否超载？

（2）若超载，试提出一改进方案；若未超载，问还可增加几个74LS04门？

解：

（1）根据题意，74LS04为驱动门，同时它又是负载门，负载门中还有74ALS04.

从附录A种查出74LS04和74ALS04的参数如下（不考虑符号）。

74LS04：

IOL（max）=8mA，IOH（max）=0.4mA，IIL（max）=0.4mA，IIH（max）=0.02mA。

74ALS04：

IIL（max）=0.1mA，IIH（max）=0.02mA。

4个74LS04的输入电流为：

4IIL（max）=4×0.4mA=1.6mA，4IIH（max）=4×0.02mA=0.08mA。

2个74ALS04的输入电流为：

2IIL（max）=2×0.1mA=0.2mA，2IIH（max）=2×0.02mA=0.04mA。

1拉电流负载情况下如图题解3.2.3（a）所示，74LS04总的拉电流为两部分，即4个74LS04的高电平输入电流最大值4IIH（max）=4×0.02mA=0.08mA；2个74ALS04的高电平输入电流最大值2IIH（max）=2×0.02mA=0.04mA。

两部分拉电流之和为0.08mA+0.04mA=0.12mA。

而74LS04能提供0.4mA的拉电流，并不超载。

2灌电流负载情况如图题解3.2.3（b）所示，驱动门的总灌电流为1.6mA+0.2mA=1.8mA。

而74LS04能提供8mA的灌电流，也未超载。

（2）从上面分析计算可知，74LS04所驱动的两类负