数电课程设计+多功能电子时钟.docx
《数电课程设计+多功能电子时钟.docx》由会员分享，可在线阅读，更多相关《数电课程设计+多功能电子时钟.docx（23页珍藏版）》请在冰豆网上搜索。
数电课程设计+多功能电子时钟
前言
随着电子技术的不断发展，数字电子技术在设计中所体现在出来的优势越来越明显，它不仅是电子信息类专业的一个重要部分，而且在其它类专业工程中也是不可缺少的。
报警电路、时序控制电路作为子系统的应用，发展更是迅速，已成为新一代一些电子设备不可缺少的核心部件，其现实生活中的运用也是非常普遍和广泛。
集成数字电子计时器的设计过程中，组成其电路的核心部分是几个电路的设计以其几种芯片功能应用，其中主要包括：
控制电路，，校时电路，译码电路，优先编码电路，显示电路等。
电子技术的发展促使这些电路被广泛的应用到一系列电子设备当中，时序控制电路也成为数字电子电路设计和制作过程中不可缺少的部分，并且设计简单，易于操作，可靠性好的优点。
对数字电子计时器设计的目的是为了更好的掌握几种芯片的工作原理，学会其电路的设计与主要性能参数测量方法以及掌握电子线路系统的装试和调试技术。
本次设计分为四个主要步骤：
一：
构思和设计分频电路，校时电路和译码电路。
二：
根据设计要求和选择的电路通过计算选择元器件和参数，并准确无误的设计好要设计的电路原理图。
三：
在万能板或在面包板上根据设计电路原理进行元器件的电路安装和精细的调试。
四：
在安装好的电路板上进行闹钟功能的测试。
在此次课程设计的编写过程中参考了多种电子设计资料如《电子线路设计·实验·测试》（第二版），《数子电子技术基础》等。
在编写此次课程设计的过程中由于本人的水平有限，在设计的过程中难免出现缺点和不足之处，还请老师批评和指正。
第一章：
系统电路设计
1.1系统总设计思路
数字电子计时器原理框图如图（1.1）所示，电路一般包括以下几个部分：
振荡器、分频器、校时电路、时分秒计数器、译码显示电路。
图1.1数字电子计时器原理框图
对于各部分
（1）振荡器用来产生相应频率的脉冲信号。
（2）分频器用来对振荡器产生的信号进行分频，从而得到电子计数器需要的1Hz秒脉冲。
（3）为使数字钟走时与标准时间一致，校时电路是必不可少的。
设计中采用开关控制校时直接用秒脉冲先后对“时”“分”计数器进行校时操作。
（4）计数电路，通过计数输出产生相应的二进制码元，再输入到译码器。
（5）译码电路和显示器为一个整体。
通过译码器译码输入到数码管，最终显示出来。
1.2设计方案选择
1.2.1振荡部分
方案一晶体震振荡器电路
采用石英晶体振荡器。
使用振荡频率为32768Hz的石英晶体和反向器构成一个稳定性好、精度高的时间信号源。
改变电容C可以对振荡器的频率进行微调，再通过一个反相器，输出32768Hz的方波，将此方波的频率进行15次二分频后，在输出端刚好可得到频率为1Hz的脉冲信号。
方案二555振荡器电路
振荡器是计时器的核心，其作用是产生一个标准频率的脉冲信号。
振荡频率的精度和稳定度决定了数字钟的质量。
采用集成电路555定时器与RC组成的多谐振荡器。
（比较）秒信号发生器是数字电子钟的核心部分，它的精度和稳度决定了数字钟的质量，但我们做实验考虑到用石音晶体振荡电路时分频电路用的元件较多且价格较贵，用555构成的电路元件容易得，电路简单且易于实现，故选方案二。
1.2.2分频部分
方案一CD4060构成的分频电路
通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。
CD4060在数字集成电路中可实现的分频次数最高，为14级2进制计数器而且CD4060还包含振荡电路所需的非门。
方案二74LS90构成的分频电路
74LS90是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。
将CP2和Q0相连，计数脉冲由CP1输入，Q3、Q2、Q1、Q0作为输出端，则构成异步8421码十进制加法计数器。
从而完成十分频。
（比较）由于CD4060为2进制计数，要求精度比较高，在实际学习中对74LS90的了解比CD4060的了解要深，所以采用74LS90来做分频电路，所以选方案二。
1.2.3校时部分
方案一慢校时
将低压电源通过一个开关连接到校时电路，通过开关的接通与断开产生高低电平,再通过部分逻辑门电路，从而得到所需要的脉冲信号完成校时。
方案二快校时
将校时1Hz脉冲信号与开关控制的信号取反再输到一个与非门，然后与另一个进位脉冲信号同时输入到一个与非门，最后输如到进位脉冲，只要开关接通，1Hz脉冲信号将连续输入到校时电路，完成快校时。
（比较）快校时电路由于脉冲源产生的1Hz脉冲信号比较稳定，实现方案相对简单，并且灵活易操作，选方案二。
1.2.4译码驱动显示部分
方案一译码器74LS48与共阴数码管电路
共阴数码管的译码器应选用74LS48，译码后输出为高电平，数码管的公共端接地，从而在数码管上将显示出相应的数字。
方案二共阳数码管电路
共阳数码管的译码器应选用74LS47，译码后输出为低电平，数码管公共端接正电源，将在数码管上显示出相应数字。
（比较）由于译码器74LS47在市面比较容易买到及多方面的原因，所以选用74LS47，数码管用共阳数码管。
综合上述方案的选择与比较，都选择方案二。
主要是由于电器元件的熟悉程度以及市场的供求关系。
在方案二中，大部分的电器元件我们较熟悉并且更容易获得。
第二章单元电路设计
2.1振荡器电路
2.1.1用555作振荡器
采用集成电路555定时器与RC组成的多谐振荡器。
输出的脉冲频率为1KHz，周期T1ms。
取电阻为千欧级，电容0.01uF到0.1uF。
若参数选择：
R1=R2=10k欧姆，C1=47uF时，可以得到秒脉冲信号。
虽然直接得到了秒脉冲，但从计时精度的角度考虑，振荡器的振荡频率越高，钟表计时的精度就越高，所以一般不直接输出秒脉冲信号。
2.1.2芯片管脚图及功能表介绍
（1）芯片管脚如图（2.1）
图2.1555定时器管脚图
（2）芯片功能表
输出
输出
阀值输入（v11）
触发输入（v12）
复位（RD）
输出（VO）
发电管T
×
×
0
0
导通
<2/3VCC
<1/3VCC
1
1
截止
>2/3VCC
>1/3VCC
1
0
导通
<2/3VCC
>1/3VCC
1
不变
不变
表2.1555定时器功能表
2.1.3振荡器单元电路图
图2.2555定时器构成的振荡器电路
工作原理
接通电源VCC后，Vcc经电阻R1和R2对电容C冲电，其电压uc按由0按指数规律上升。
随着冲电达到饱和，电容C开始放电uc随之下降。
由于电容C上的电压uc将在2/3Vcc和1/3Vcc之间来回冲电和放电，从而使电路产生了振荡，输出矩形脉冲。
2.2分频器电路
2.2.1用74LS90作分频器
通常实现分频器的电路是计数器电路，一般采用多级10进制计数器来实现。
分频器的功能有两个：
一是产生标准秒脉冲信号；二是提供功能扩展电路所需的信号。
选用中规模集成电路74LS90可以完成以上功能。
将3片74LS90级联，每片为1/10分频，三片级联正好获得1Hz的标准秒脉冲。
2.2.2芯片74LS90的管脚图及功能表介绍
（1）芯片管脚如图（2.3）
图2.374LS90管脚图
（2）芯片功能介绍
74LS90是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。
通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还可借助R0
（1）、R0
（2）对计数器清零，借助S9
（1）、S9
（2）将计数器置9。
其具体功能详述如下：
1）计数脉冲从CP1输入，Q0作为输出端，为二进制计数器。
2）计数脉冲从CP2输入，Q3Q2Q1作为输出端，为异步五进制加法计数器。
3）若将CP2和Q0相连，计数脉冲由CP1输入，Q3、Q2、Q1、Q0作为输出端，
则构成异步8421码十进制加法计数器。
4）若将CP1与Q3相连，计数脉冲由CP2输入，Q0、Q3、Q2、Q1作为输出端，
则构成异步5421码十进制加法计数器。
5）清零、置9功能。
a）异步清零
当R0
（1）、R0
（2）均为“1”；S9
（1）、S9
（2）中有“0”时，实现异步清零功能，即QDQCQBQA＝0000。
置9功能
当S9
（1）、S9
（2）均为“1”；R0
（1）、R0
（2）中有“0”时，实现置9功能，即QDQCQBQA＝1001。
（3）芯片功能表
输入
输出
功能
清0
置9
时钟
QDQCQBQA
R0
（1）、R0
（2）
S9
（1）、S9
（2）
CP1CP2
1
1
0
×
×
0
××
0
0
0
0
清0
0
×
×
0
1
1
××
1
0
0
1
置9
0×
×0
1×
×0
↓1
QA输出
二进制计数
1↓
QDQCQB输出
五进制计数
↓QA
QDQCQBQA输出8421BCD码
十进制计数
QD↓
QAQDQCQB输出5421BCD码
十进制计数
11
不变
保持
表2.274LS90功能表
2.2.3分频单元电路图
图2.4三片74LS90构成的分频电路图
工作原理
由振荡器产生的1kHz信号通过U1，U2，U3三次十分频后得到1Hz的秒脉冲。
即由U1的CP1输入十个脉冲后，从U1的Q3输出一个脉冲，同样U2，U3也是，最后1kHz的信号就转变成了我们所需要的1Hz的秒信号。
2.3校时电路
2.3.1校时电路的设计
当数字计时器接通电源或者计时出现误差时，需要校正时间（或称校时）。
校时是数字计时器应具备的基本功能。
为使电路简单。
这里只进行分和小时的校对。
对校时电路的要求是，在小时校正时不影响分和时不影响秒和小时的正常计数。
校时方式有“快校时”和“慢校时”两种，“快校时”是通过开关控制，使计数器对1Hz的校时脉冲计数。
“慢校时”是用手动产生单脉冲做校时脉冲，（图2.5）为校“时”，校“分”电路。
其中S1为校“分”用的控制开关，S2为校“时”用的控制开关。
校时脉冲采用分频器输出的1Hz脉冲，当S1或S2分别为“0”时可进行“快校时”。
秒的正常计数；在分校正
本设计采用“快校时”。
需要注意的是，校时电路是由与非门构成的组合逻辑电路，可用芯片74LS00和74LS04实现。
开关S1或S2为“0”或“1”时，可能会产生抖动，接电容C1，C2可以缓解抖动。
2.3.2芯片功能及管脚介绍
（1）74LS00管脚如图（2.5）
图2.574LS00管脚图
（2）芯片功能介绍
74LS00为四二输入与非门，即。
当A=1，B=1时Y=0；A=1，B=0时Y=1；A=0，B=1时Y=1；A=0，B=0时Y=1。
（3）芯片逻辑功能表
输入
输出
A
B
Y
1
1
0
1
0
1
0
1
1
0
0
1
表2.374LS00功能表
（4）74LS04管脚如图（2.6）
图2.674LS04管脚图
（5）芯片功能介绍
74LS04为六反相器，即Y=。
当A=0时，Y=1；当A=1时，Y=0。
（6）芯片逻辑功能表
输入
输出
A
Y
0
1
1
0
表2.474LS04功能表
2.3.3校时单元电路图
图2.7由74LS00和74LS04构成的校时电路
工作原理
当“S1”“S2”由接通到断开或由断开到接通时可能会产生抖动，接电容“C1”
“C2”后可缓解抖动。
取C1=C2=0.01uF，分压电阻R等于3.3千欧。
开关S闭合后
升级会员 