欧阳青数电实验教案Word下载.docx
《欧阳青数电实验教案Word下载.docx》由会员分享，可在线阅读，更多相关《欧阳青数电实验教案Word下载.docx（17页珍藏版）》请在冰豆网上搜索。
备注
1
TTL集成逻辑门的逻辑功能与参数测试
2
组合逻辑电路的设计与测试
（一）
3
组合逻辑电路的设计与测试
（二）
4
译码器及其应用
5
数据选择器及其应用
6
触发器及其应用
7
计数器及其应用
8
移位寄存器及其应用
9
555时基电路及其应用
10
D/A、A/D转换器
11
电子秒表
（一）
12
电子秒表
（二）
课时合计
24
实验1
一．实验名称：
二．实验目的:
1、掌握TTL集成与非门的逻辑功能和主要参数的测试方法
2、掌握TTL器件的使用规则
3、进一步熟悉数字电路实验装置的结构，基本功能和使用方法
三．实验课时：
2学时
四．实验仪器
1、+5V直流电源2、逻辑电平开关
3、逻辑电平显示器4、直流数字电压表
5、直流毫安表6、直流微安表
7、74LS20×
2、1K、10K电位器，200Ω电阻器（0.5W）
五．实验原理（除实验知识外，还包括装置及使用方法介绍等）
本实验采用四输入双与非门74LS20，即在一块集成块内含有两个互相独立的与非门，每个与非门有四个输入端。
其逻辑框图、符号及引脚排列如图2－1（a）、（b）、（c）所示。
1、与非门的逻辑功能
与非门的逻辑功能是：
当输入端中有一个或一个以上是低电平时，输出端为高电平；
只有当输入端全部为高电平时，输出端才是低电平（即有“0”得“1”，全“1”得“0”。
）
其逻辑表达式为Y＝
2、TTL与非门的主要参数
（1）低电平输出电源电流ICCL和高电平输出电源电流ICCH
（2）低电平输入电流IiL和高电平输入电流IiH。
IiL是指被测输入端接地，其余输入端悬空，输出端空载时，由被测输入端流出的电流值。
（3）扇出系数NO
扇出系数NO是指门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参数，TTL与非门有两种不同性质的负载，即灌电流负载和拉电流负载，因此有两种扇出系数，即低电平扇出系数NOL和高电平扇出系数NOH。
通常IiH＜IiL，则NOH＞NOL，故常以NOL作为门的扇出系数。
NOL的测试电路如图2－3所示，门的输入端全部悬空，输出端接灌电流负载RL，调节RL使IOL增大，VOL随之增高，当VOL达到VOLm（手册中规定低电平规范值0.4V）时的IOL就是允许灌入的最大负载电流，则
通常NOL≥8
（4）电压传输特性
门的输出电压vO随输入电压vi而变化的曲线vo＝f（vi）称为门的电压传输特性，通过它可读得门电路的一些重要参数，如输出高电平VOH、输出低电平VOL、关门电平VOff、开门电平VON、阈值电平VT及抗干扰容限VNL、VNH等值。
（5）平均传输延迟时间tpd
tpd是衡量门电路开关速度的参数，它是指输出波形边沿的0.5Vm至输入波形对应边沿0.5Vm点的时间间隔。
tpd的测试电路如图2－5（b）所示，由于TTL门电路的延迟时间较小，直接测量时对信号发生器和示波器的性能要求较高，故实验采用测量由奇数个与非门组成的环形振荡器的振荡周期T来求得。
其工作原理是：
假设电路在接通电源后某一瞬间，电路中的A点为逻辑“1”，经过三级门的延迟后，使A点由原来的逻辑“1”变为逻辑“0”；
再经过三级门的延迟后，A点电平又重新回到逻辑“1”。
电路中其它各点电平也跟随变化。
说明使A点发生一个周期的振荡，必须经过6级门的延迟时间。
因此平均传输延迟时间为
六．实验内容与步骤
在合适的位置选取一个14P插座，按定位标记插好74LS20集成块。
1、验证TTL集成与非门74LS20的逻辑功能
按图2－6接线，门的四个输入端接逻辑开关输出插口，以提供“0”与
“1”电平信号，开关向上，输出逻辑“1”，向下为逻辑“0”。
门的输出端接由LED发光二极管组成的逻辑电平显示器（又称0－1指示器）的显示插口，LED亮为逻辑“1”，不亮为逻辑“0”。
按表2－2的真值表逐个测试集成块中两个与非门的逻辑功能。
74LS20有4个输入端，有16个最小项，在实际测试时，只要通过对输入1111、0111、1011、1101、1110五项进行检测就可判断其逻辑功能是否正常。
2、74LS20主要参数的测试
（1）分别按图2－2、2－3、2－5（b）接线并进行测试，将测试结果记入表2－3中。
表2－3
ICCL
（mA）
ICCH
IiL
IOL
（mA）
tpd=T/6
（ns）
（2）接图2－4接线，调节电位器RW，使vi从OV向高电平变化，逐点测量vi和vO的对应值，记入表2－4中。
表2－4
Vi（V）
0.2
0.4
0.6
0.8
1.0
1.5
2.0
2.5
3.0
3.5
4.0
…
VO（V）
七．数据记录、处理及分析要求
1、记录、整理实验结果，并对结果进行分析。
2、画出实测的电压传输特性曲线，并从中读出各有关参数值。
八．注意事项
1、接插集成块时，要认清定位标记，不得插反。
2、电源电压使用范围为＋4.5V～＋5.5V之间，实验中要求使用Vcc＝＋5V。
电源极性绝对不允许接错。
3、注意闲置输入端处理方法
九．参考资料
1．《数字电子技术实验指导书》张伯颐编；
2．《数字电子技术基础》江晓安主编。
实验2
掌握组合逻辑电路的设计与测试方法。
1、＋5V直流电源2、逻辑电平开关
3、逻辑电平显示器4、直流数字电压表
3、CC4011×
2（74LS00）CC4012×
3（74LS20）CC4030（74LS86）
CC4081（74LS08）74LS54×
2（CC4085）CC4001（74LS02）
使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。
设计
组合电路的一般步骤如图5－1所示。
图5－1组合逻辑电路设计流程图
根据设计任务的要求建立输入、输出变量，并列出真值表。
然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。
并按实际选用逻辑门的类型修改逻辑表达式。
根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。
最后，用实验来验证设计的正确性。
1、设计用与非门及用异或门、与门组成的半加器电路。
要求按本文所述的设计步骤进行，直到测试电路逻辑功能符合设计要求为止。
2、设计一个一位全加器，要求用异或门、与门、或门组成。
1、列写实验任务的设计过程，画出设计的电路图。
2、对所设计的电路进行实验测试，记录测试结果。
3、组合电路设计体会。
1、根据实验任务要求设计组合电路，并根据所给的标准器件画出逻辑
图。
2、如何用最简单的方法验证“与或非”门的逻辑功能是否完好？
3、“与或非”门中，当某一组与端不用时，应作如何处理？
实验3
4、CC4011×
五．实验原理（与实验2相同）
1、设计一位全加器，要求用与或非门实现。
2、设计一个对两个两位无符号的二进制数进行比较的电路；
根据第一个数是否大于、等于、小于第二个数，使相应的三个输出端中的一个输出为“1”，要求用与门、与非门及或非门实现。
4、根据实验任务要求设计组合电路，并根据所给的标准器件画出逻辑
5、如何用最简单的方法验证“与或非”门的逻辑功能是否完好？
6、“与或非”门中，当某一组与端不用时，应作如何处理？
实验4
1、掌握中规模集成译码器的逻辑功能和使用方法
2、熟悉数码管的使用。
1、＋5V直流电源2、双踪示波器
3、连续脉冲源4、逻辑电平开关
5、逻辑电平显示器6、拨码开关组
8、译码显示器
9、74LS138×
2CC4511
译码器是一个多输入、多输出的组合逻辑电路。
它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。
译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。
不同的功能可选用不同种类的译码器。
译码器可分为通用译码器和显示译码器两大类。
前者又分为变量译码器和代码变换译码器。
1、数据拨码开关的使用。
2、74LS138译码器逻辑功能测试
3、用74LS138构成时序脉冲分配器
1、画出实验线路，把观察到的波形画在坐标纸上，并标上对应的地址码。
2、根据实验任务，画出所需的实验线路及记录表格
3、对实验结果进行分析、讨论。
输入输出连接要正确。
实验5
1、掌握中规模集成数据选择器的逻辑功能及使用方法
2、学习用数据选择器构成组合逻辑电路的方法
1、＋5V直流电源2、逻辑电平开关
3、逻辑电平显示器4、74LS151（或CC4512）
74LS153（或CC4539）
数据选择器又叫“多路开关”。
数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。
数据选择器的功能类似一个多掷开关，如图7－1所示，图中有四路数据D0～D3，通过选择控制信号A1、A0（地址码）从四路数据中选中某一路数据送至输出端Q。
1、测试数据选择器74LS151的逻辑功能
升级会员 