变量译码器的应用Word文档下载推荐.docx
《变量译码器的应用Word文档下载推荐.docx》由会员分享，可在线阅读，更多相关《变量译码器的应用Word文档下载推荐.docx（13页珍藏版）》请在冰豆网上搜索。
3、用变量译码器实现组合函数;
5、了解存储器编址的概念;
6、进一步熟悉ISE平台和利用Verilog语言对Spartan3实验板的应用;
实验原理和电路图:
1、译码器
a译码器是将一种输入编码转换成另一种编码的电路,即将给定的代码进行“翻译”并转换成指定的状态或输出信号（脉冲或电平;
b译码可分为:
变量译码、显示译码
•变量译码一般是将一种较少位输入变为较多位输出的器件,如2n译码和8421BCD码译码;
•显示译码主要进行2进制数显示成10进制或16进制数的转换,可分为驱动LED和LCD两类;
2、变量译码器
a变量译码器是一个将n个输入变为2n个最小项输出的多输出端的组合逻辑电路。
n通常在2
~
64之间。
b带3个使能端的3-8译码器的逻辑结构由三级门电路构成,输出低电平有效。
C用Verilog门级描述方式实现3-8译码器的代码如下
d74LS138变量译码器功能表和引脚
e
74LS139变量译码器功能表和引脚
moduledecoder_3_8（C,B,A,G,G2A,G2B,Y;
inputwireA,B,C,G,G2A,G2B;
outputwire[7:
0]Y;
notnode_0_0（A_n,A,node_0_1（B_n,B,node_0_2（C_n,C,node_0_3（G_n,G;
andnode_1_0（D0,B_n,A_n,node_1_1（D1,B_n,A,node_1_2（D2,B,A_n,node_1_3（D3,B,A;
nornode_1_4（EN,G_n,G2A,G2B;
nandnode_2_0（Y[0],EN,D0,C_n,node_2_1（Y[1],EN,D1,C_n,node_2_2（Y[2],EN,D2,C_n,node_2_3（Y[3],EN,D3,C_n,node_2_4（Y[4],EN,D0,C,node_2_5（Y[5],EN,D1,C,node_2_6（Y[6],EN,D2,C,node_2_7（Y[7],EN,D3,C;
Endmodule
3、7段LED显示译码
a显示译码:
二进制编码转换成十进制/十六进制显示;
b7段LED显示分布
c十六进制数字显示模式
d7段LED十六进制显示代码
modulehex‐to‐sseg
（
inputwire[3:
0]hex,inputwiredp,outputreg[7:
0]sseg,outputactivelow;
always@*begincase（hex4'
h0:
sseg[6:
0]=7'
b1000000;
4'
h1:
b1111001;
h2:
b0100100;
h3:
b0110000;
h4:
b0011001;
h5:
b0010010;
h6:
b0000010;
h7:
b1111000;
h8:
b0000000;
4、用变量译码器实现组合函数
a变量译码器的输出对应所有输入变量的最小项组合,如果将函数转换成最小项和的形式,则可以用变量译码器实现函数的组合电路:
;
b楼道灯控制器可用3-8译码器实现,如下
5、变量译码器实现存储器地址译码
a存储器电路中地址译码的意义:
–在容量扩展时,将不同的芯片分配到不同地址段,来达到
更大的存储容量（寻址范围
–在容量扩展时,将不同的芯片分配在同一地址段,来达到
更大的存储单元（存储字
b地址译码原理:
将访问存储器的地址线高位作为译码器的
输入,译码器的输出控制各存储器的片选信号;
c字扩展:
译码器的不同输出连接到不同存储芯片的片选端;
d位扩展:
译码器的同一输出连接到不同存储芯片的片选端。
e同时进行字扩展和位扩展
4'
h9:
b0010000;
ha:
b0001000;
hb:
b0000011;
hc:
b1000110;
hd:
b0100001;
he:
b0000110;
default:
b0001110;
//4'
hfendcasesseg[7]=dp;
endendmodule
f实验用存储器地址译码电路:
–1个拨动开关:
1×
1bitROM
–8个拨动开关:
4×
2bitROM
三、主要仪器设备
实验设备
1、装有ISE的计算机系统1台
2、Spartan-III开发板1套实验材料
变量译码器的应用XXXX-XX-XXPage6of12
四、操作方法与实验步骤
1、在Spartan3实验板上实验3-8译码器
a用Verilog门级描述实现74LS138译码器的功能;
代码如下:
outputwire[7:
notnode_0_0（A_n,A,
node_0_1（B_n,B,
node_0_2（C_n,C,
node_0_3（G_n,G;
andnode_1_0（D0,B_n,A_n,
node_1_1（D1,B_n,A,
node_1_2（D2,B,A_n,
node_1_3（D3,B,A;
nandnode_2_0（Y[0],EN,D0,C_n,
node_2_1（Y[1],EN,D1,C_n,
node_2_2（Y[2],EN,D2,C_n,
node_2_3（Y[3],EN,D3,C_n,
node_2_4（Y[4],EN,D0,C,
node_2_5（Y[5],EN,D1,C,
node_2_6（Y[6],EN,D2,C,
node_2_7（Y[7],EN,D3,C;
Endmodule
bUCF引脚定义
–输入用6个开关
•3个译码输入
•3个使能控制
–输出用8个LED
引脚定义如下
#PACE:
StartofConstraintsgeneratedbyPACE
StartofPACEI/OPinAssignments
NET"
A"
LOC="
K13"
B"
K14"
C"
J13"
G"
J14"
G2A"
H13"
变量译码器的应用XXXX-XX-XXPage7of12
G2B"
H14"
Y[0]"
P11"
Y[1]"
P12"
Y[2]"
N12"
Y[3]"
P13"
Y[4]"
N14"
Y[5]"
L12"
Y[6]"
P14"
Y[7]"
K12"
StartofPACEAreaConstraints
StartofPACEProhibitConstraints
EndofConstraintsgeneratedbyPACE
c下载FPGA代码到实验板上并调试;
2、7段数码管十六进制显示仿真
a编写代码
0]hex,
inputwiredp,
outputreg[7:
0]sseg,
outputactivelow
;
always@*begin
case（hex
变量译码器的应用XXXX-XX-XXPage8of12
default:
0]=
7'
hf
endcase
sseg[7]=dp;
end
endmodule
b分别输入0-F的值,进行波形仿真;
c检查输出波形是否符预期。
3、用3-8译码器实现楼道灯控制器
a利用前面实现的3-8译码器,实现楼道灯控制器;
bUCF引脚定义
–输入同前面
–输出使用1个LED
K
升级会员 