北理工电子技术课程设计浮点频率计Word文档下载推荐.docx
《北理工电子技术课程设计浮点频率计Word文档下载推荐.docx》由会员分享，可在线阅读，更多相关《北理工电子技术课程设计浮点频率计Word文档下载推荐.docx（14页珍藏版）》请在冰豆网上搜索。
巩固和加深在“模拟电子技术基础”和"
数字电子技术基础"
课程中所学的理论知识和实训技能,基本掌握常用电子电路的一般设计方法,并通过这一实训课程,能让学生对电子产品设计的过程有一个初步的了解，使学生掌握常用模拟、数字集成电路（运算放大器、非门、555定时器、计数器、译码器等）的应用，包括熟悉集成电路的引脚安排、各芯片的逻辑及使用方法，了解面包括板结构及其接线方法，通过使用multisim仿真技术，独立完整地设计一定功能的电子电路，以及仿真和调试等得综合能力。
1.设计一个浮点频率计
2.技术指标
（1）要求测量频率最高可达1MHz。
（2）测量结果以三位LED数码管显示，其中两位用以显示有效数字，一位显示10的幂次。
（3）要求具有启、停控制用于启动和停止频率的连续测量和显示。
（4）在连续测量工作状态要求每次测量1s显示3s左右，并且连续进行直至按动停止按钮。
2.器件选择范围
74LS90、74LS160、以及其它常用TTL逻辑器件
1.使用仪器：
数字电路实验箱、示波器、信号发生器
2.使用元件清单：
元件名称
数量（个）
芯片
74LS90
6
74LS160
1
74LS153
74LS00
2
74LS04
74LS08
74LS32
555定时器
电阻
270kΩ
510kΩ
200Ω
1kΩ
电容
2200pF
4
10nF
4.7μF
（1）课题分析本课题要求设计一个浮点式数字频率计。
一般的数字频率计通常是由石英晶体振荡器、分频器、计数器以及测量与显示控制器等组成。
其原理框图见图。
其中石英晶体振荡器、分频器、控制器的主要任务是产生时间基准信号，其脉冲宽度必须是准确的，例如1s或0·
1s等。
这种时间基准信号被用来控制被测信号的输人计数，可见被测信号的频率与基准信号选通期间计数器所计数值成正比。
若基准信号为1s，则计数值即为被测信号的频率，若基准信号为0.1s，则计数值乘以10即为被测信号的频率等等。
因此基准信号通常设计为10的整数次幂，从而使测量结果的定标只要移动小数点的位置即可。
基准测量信号选通时间的长短以及计数器的位数决定了频率计的分辨率，而频率计的精度主要取决于基准测量信号本身的精度。
这就是脉冲源采用石英品体振荡器的原因。
由于作为开门信号的基准测量信号与被测信号不同步，所以这种测量方法存在着±
1个计数脉冲的误差。
当被测信号频率很低时，该误差将使测量结果的相对误差很大，因此上述测量原理将不适用解决这个问题的方法通常是首先测量被测信号的周期，然后再转换为相应的频率值。
本课题所要求的频率计属于前者情况，即被测信号频率较高，所以上图的原理框图
仍适用，但其特殊点在于计数器的小数点位置是不固定的（即使在同一标准测量信号下），
所以称为浮点式频率计。
具体来说，对于一般的频率计，在其时间基准信号选定的情况下，
计数器小数点的位置就被固定，而且在基准测量信号选通期间，计数器所计的全部数字都要
保留，因此计数器的长度必须足够，不能产生溢出，否则结果将是错误的。
这样所需显示器
的位数也很多。
对于浮点式频率计，在其基准测量信号选通期间，计数器所计的数不管多
大，只要保留系统所规定的有效数字位数，例如本系统只需要保留最高两位的有效数字，后
面各位的数字一概不予保留，而只反映出其后面还有多少位就可以了。
本例中通过一位十进
制“幂次数计数器、显示器"
来反映测量结果的小数点位置。
可见本系统测量结果的显示
只需3位十进制数，头两位是结果保留的有效数字，第三位是此数所乘以10的幂次数，即
结果的表达式为×
10n，其中为两位十进制数，N为一位十进制数。
系统的最高测量频
率为1MHz，因此显示范围完全够用。
（2）方案论证根据以上的分析，本系统方案如下图所示。
其基本原理如下所述。
1）石英晶体振荡器、分频器I、控制器。
该部分电路主要用来产生基准测量信号，采
用石英晶体振荡器保证了基准测量信号的准确性，从而保证了测量结果的精度。
基准测量信
号的脉冲宽度可以是1s，也可以是0.1s等多种，这要根据系统测量频率的范围及精度要求
来确定。
一般频率计都设计为多种，由用户在使用中选择。
本系统以讲清原理为主，因此只
选择1的一种。
此外控制电路还要求具有启动和停止系统测量的功能，这可以通过“启"
、“停"
两个微动开关和相应电路来实现。
系统在连续测量与显示工作状态下，实现测量1s，显示约3s，再测量，再显示等功能。
2）m计数器与N计数器。
m计数器为有效数字计数器，它由两位BCD计数器组成。
N计数器为幂次计数器，它由一位BCD计数器实现。
其工作过程是这样的：
首先把m、N计数器清零。
当要测频时，按动启动按钮SB启，系统进人连续测量与显示工作状态。
当基准测量信号（1s）选通时，计数器控制门打开，被测量信号进人"
计数器。
当m计数器计满，即N计数器仍为0。
被测信号再来一个脉冲，计数器应（达99时），频率显示为99×
100。
为100，即计数器应从99变为10，而N计数器应从0变为1。
此后，计数器再来的脉冲应以10为单位，即被测信号每送入10个脉冲，m计数器才应计一个1，所以被测信号应该经过十分频电路后再送人m计数器。
同样道理，在N：
1的情况下，m计数器计到99时
（频率显示为99×
10），若m计数器再接收一个脉冲，则m计数器应由99变为10，而N
计数器应由1变为2。
此后，"
计数器的输人应从被测信号经100分频器后的输出接收，此
过程一直进行到系统的最高测量频率，即m、N计数器的最大值99×
104。
可见计数器中
的高位BCD计数器必须具有预置功能，以便实现9-1的转换。
3）分频器II和多路选择器。
由上述分析可知，"
计数器的输人分别为被测信号了及其
分频信号10、102、103、104分频器Il就是用来实现这些分频，所以它是由4级十分频电路来完成。
多路选择器是用来实现对上述5种输人信号进行选择，把所需信号送人m计数器，因此它要受N计数器的状态控制。
当N：
0时，多路选择器送出了信号；
当N=1时，送人弦10；
当N=2时，送入弦102；
当N=3时，送人弦103；
4时，送人104可见多路选择器应为五选一电路。
（3）方案实现
1）标准测量信号的产生与控制电路的设计。
方案a.为了产生1s脉冲宽度的基准测量信号，采用了100kHz的石英晶体振荡器和5级十分频电路，从而获得了1Hz的标准秒脉冲信号。
电路如下图所示，其中多谐振荡器使用了74LS04六反相器，而分频器使用了5片74LS290二·
五·
十进制计数器。
方案b.555定时器是一种集模拟、数字于一体的中规模集成电路，用555可连接成时钟脉冲发生器。
如下图，电容C被充电，当VC上升到2VCC3时，使为低电平，同时放电三极管T导通，此时电容C通过R2和T放电，VC下降。
当VC下降到VCC3时，V0翻转为高电平。
当放电结束时，T截止，VCC将通过R1、R2向电容器C充电。
当VCC上升到2VCC3时，电路又翻转为低电平。
如此周而复始，于是，在电路的输出端就得到一个周期性的矩形波。
电路的振荡频率为：
f=1tpH+tpH=1.43R1+2R2
输出1khz再经3组74LS290二·
十进制计数器分频得到1hz信号。
方案c.
用石英晶体组成石英晶体振荡器，在电气上它可以等效成一个电容和一个电阻并联再串联一个电容的二端网络，这个网络有两个谐振点，以频率的高低分其中较低的频率是串联谐振，较高的频率是并联谐振。
由于晶体自身的特性致使这两个频率的距离相当的接近，在这个极窄的频率范围内，晶振等效为一个电感，所以只要晶振的两端并联上合适的电容它就会组成并联谐振电路。
这个并联谐振
电路加到一个负反馈电路中就可以构成正弦波振荡电路。
如图4，G1用于震荡；
G2用于缓冲整形；
R是反馈电阻，通常在几兆欧到几十兆欧间选取；
R1起稳定振荡的作用，通常取十至几百欧之间；
C1是频率微调电容，C2是温度特性校正用电容，C1，C2串联等与负载电容。
它们与晶体共同构成反馈网络。
电路的震荡频率及取决于石英晶体的并联谐振频率，与R、C的数值无关。
以上三种方案，方案a由于没有100khz晶振元件，方案b的振荡周期不仅与时间常数RC有关而且方案b还取决于门电路的阈值电压Vt。
由于Vt容易受温度、电源电压及干扰的影响，因此频率稳定性较差，只能应用于对频率稳定性要求不高的场合。
而本系统要求要产生稳定性非常高的时钟信号，所以采用方案c。
此电路输出的1Hz脉冲信号只要经过二分频其脉冲宽度就是1s。
但还不能这样简单地获取1s基准测量信号，因为基准测量信号还受到启动信号的控制，即只有启动后才允许标准测量信号输出去选通控制门，而且1s信号还必须受到启动信号的同步控制，即不允许启动后发出不完整的Is信号。
为此设计的启停控制与标准测量信号电路如图所示。
其工作原理是，当接通电源或按动SB停时，工作状态触发器被清零，Q=0处于停止状在这里电容c起加电自动复位作用。
当按动SB启键时，工作状态触发器被置1，Q=1系统处于测量工作状态。
工作状态触发器的输出端Q接一T形触发器（由JK触发器74LS76构成）的T输人端，把1Hz信号接T触发器的CP端，这样从T触发器的输出QT端就可以获得了受同步控制的1s基准测量信号，
QT的脉宽确是1s，但仍不能用此信号1Hz直接去选通计数控制门，其原因有二，一是若用平期间将封锁控制门1s），显示时间不可调，达QT不到显示3s的要求；
其二是再次测量时（下一个正脉冲期间），前一次测量结果未清除，所以本测量将在前一次结果的基础上继续累加，使结果错误。
为此可以想到控制电路应设计一个节拍发生器，它应由QT的下降沿启动，发出的第一个节拍信号JP1应封锁基准测量信号，使之不能送出后面的测量信号。
第二个节拍信号应在将近3s时发JP2出，用来清除本次测量的结果。
可见显示时间约为3s。
最后发出JP3信号，解除对QT的封锁，即再次QT启动测量电路。
本系统所设计的节拍发生器控制时序图见图，实现电路见图7P2由控制时序图可见，3个节拍所占时间只要略小于3s的显示时间即可。
节拍1由A555定时器构成的单稳态触发器产生，其中R=510kΩ，Cl=4.7μF，所以负脉冲宽度为2•5s左右，和JP3都是由与非门74LS00构成的典型单稳触发器输出，R、C分别为200Ω和2200pF，所以和JP3负脉冲宽度约为0•6s，
升级会员 