计算机组成原理实验指导书TDNCM教学Word文件下载.docx

计算机组成原理实验指导书TDNCM教学Word文件下载.docx

《计算机组成原理实验指导书TDNCM教学Word文件下载.docx》由会员分享，可在线阅读，更多相关《计算机组成原理实验指导书TDNCM教学Word文件下载.docx（38页珍藏版）》请在冰豆网上搜索。

用户只需将φ信号与信号源的输出插孔相连，然后按动START（KK1）微动开关，根据STOP及STEP的状态，T1~T4将输出有规则的方波信号。

（1）单拍脉冲及消抖电路

在实验中KK2一般用来作为单拍脉冲信号发生器；

START已将其输出接入时序电路中的START处，作为时序电路的启动开关。

（2）时序控制电路、拨动开关组

STEP（单步）、STOP（停机）分别是来自实验台上部的两个二进制开关STEP、STOP的模拟信号。

启动是来自实验台“STATE　UNIT”单元的一个微动开关START的按键信号。

当STOP开关置为RUN状态，STEP开关置为EXEC时，按下START，时序信号TS1~TS4将周而复始的发送出去。

若STEP开关置为STEP状态时，按下START，机器处于单步运行状态，即此时只发送一个CPU周期的时序信号就停机。

利用单步方式，每次只产生一条微指令，因而可以观察微指令的代码与当前微指令的执行结果。

另外，当机器连续运行时，如果使STOP开关置STOP，也会使机器停机，或将CLR开关置为零，也可使时序清零。

3.信号源单元“SIGNALUNIT”

可先调节W1，使H23端输出用户期望的某一频率的波形信号，信号的频率在30Hz-300Hz；

然后，再调节W2使H23端输出特定占空比的信号，供实验时选择使用。

4.运算器单元（ALUUNIT）

运算器单元由以下部分构成：

两片74LS181构成了并-串型8位ALU；

两个8位寄存器DR1和DR2作为暂存工作寄存器，保存参数或中间运算结果；

ALU的输出三态门74LS245通过排针连到数据总线上；

一片8位的移位寄存器74LS299可通过排针连到数据总线上；

由GAL（generalarraylogic，通用阵列逻辑）和74LS74锁存器组成进位标志控制电路和为零标志控制电路；

进位标志和为零标志指示灯。

5.寄存器堆单元（REGUNIT）

寄存器堆单元由三片8位寄存器R0、R1、R2组成，它们用来保存操作数及中间运算结果等，三个寄存器的输入已连至BUS总线，输出共用一个RJ1引出，待用排线连至总线。

6.总线单元（BUSUNIT）

包括6组排针，它们是横向对应连通的。

排针下方是和总线对应的8位数据显示灯，以显示总线上的二进制数值，将引出的排针与总线单元用8孔排线连好，就可构成相应的实验电路的数据通路。

7.主存贮器单元（PRAMUNIT）

用于存贮实验中的机器指令。

8.微控器电路单元（MICRO-CONTROLLERUNIT）

本系统的微控器单元主要由编程部分和核心微控器部分组成。

编程部分是通过编程开关的相应状态选择及由CLK、CLK0引入的节拍脉冲的控制来完成将预先定义好的机器指令对应的微代码程序写入到2816控制存贮器中，并可以对控制存贮器中的机器代码程序进行校验。

该系统具有本机现场直接编程功能，且由于选用2816E2PROM芯片为控制存贮器，所以具备掉电保护功能。

核心微控器主要完成接收机器指令译码器送来的代码，使控制转向相应机器指令对应的首条微代码程序，对该条机器指令的功能进行解释或执行的工作。

更具体地讲，就是通过接收CPU指令译码器发来的信号，找到本条机器指令对应的首条微代码的微地址入口，再通过由CLK引入的时序节拍脉冲的控制，逐条读出微代码。

实验板上的微控器单元中的24位显示灯（MD1—MD24）显示的状态即为读出的微指令。

然后，其中几位再经过译码，一并产生实验板所需的相应控制信号，将它们加到数据通路中相应的控制位，可对该条机器指令的功能进行解释和执行。

指令解释到最后，再继续接收下一条微代码对应的微地址入口，这样周而复始，即可实现机器指令程序的运行。

核心微控器同样是根据24位显示灯所显示的相应控制位，再经部分译码产生的二进制信号来实现机器指令程序顺序、分支、循环运行的，所以，有效地定义24位微代码对系统的设计至关重要。

（1）核心微控器单元

通过编程开关的不同状态,可进行微代码的编程、校验、运行在单元电路原理图中：

•微地址显示灯显示的是后续微地址，而24位显示灯显示的是后续地址的二进制控制位。

•CLK0为微地址锁存器（U24）的时钟信号，实验板中已接至“JTUNIT”单元中的T1中。

•2816单元的片选信号（CS）在手动状态下一直为“0”，而在和PC联机状态下，受89C51控制。

•MK1—MK24为微控器的微代码输入二进制开关。

•MJ19为微地址输入端，微控器实验中在编程和校验状态时，我们可通过它来人为的确定微地址单元并完成读、写操作。

CLK为微代码输出锁存器（U30、U31、U32）及后续的微地址输出锁存器的信号引出端，实验板中已将CLK接至“JTUNIT”单元中的T2。

CLR为清零信号的引出端，实验板中已接至“SWITCHUNIT”单元中最右边的CLR开关上，所以此二进制开关为CLR专用。

SE1—SE6端挂接到CPU的指令译码器的输出端，通过译码器确定相应机器指令的微代码入口处，也可人为手动模拟CPU的指令译码器的输出，达到同一目的。

（2）编程器单元

在该实验电路中设有一编程开关，它具有三种状态：

PROM（编程）、READ（校验）、RUN（运行）。

•处于编程状态时，微地址锁存器（U24）读有效，微代码输入三态门（U18、U19、U20）打开，后续微地址三态门（U29）关闭，同时2816写有效，读无效。

此时若启动时序电路，即可将微代码写入相应的微地址中，并在相应的显示灯上显示

•处于校验状态时，微地址锁存器读有效，微代码输入三态门关闭，后续微地址三态门关闭，同时2816读有效，写无效。

此时若启动时序电路，即可将相应的微地址中的微代码读出，并在显示灯上显示。

•处于运行状态时，微地址锁存器关闭，微代码输入三态门关闭，后续微地址三态门打开，同时2816读有效，写无效。

此时若启动时序电路，即从微地址显示灯显示的地址向下运行。

9.指令寄存器单元（INSUNIT）

指令寄存器单元中指令寄存器的输出以排针形式引出，构成模型机时用它作为指令译码电路的输入，实现程序跳转控制。

10.逻辑译码单元（LOGUNIT）

本单元主要功能是根据机器指令及相应的微代码进行译码使微程序转入相应的微地址入口，从而实现微程序的顺序、分支、循环运行，及三个工作寄存器R0、R1、R2的选通译码，它们共由两片GAL构成。

11.输入设备单元（DATAUNIT（TDN-CM）即INPUTDEVICE（TDN-CM+））

使用8个拨动开关作为输入设备。

12.开关单元（SWITCHUNIT）

单元中的开关都可作为通用电路使用，为防止实验时接至二进制开关产生混乱，二进制开关下方均有丝印字，所以实验连线时可将实验中的各电平控制模拟信号接至相应二进制开关。

连线时应注意：

表示两个引脚是导通的，指同一个信号；

表示两个引脚没有导通，指两个不同的信号（以后均不再说明）。

实验一算术逻辑运算实验

运算器主要由算术逻辑运算部件ALU、累加器、暂存器、通用寄存器堆、移位器、进位控制电路及其结果判断电路等组成。

实验一至实验三均为运算器实验。

一、实验目的

1．了解运算器的组成结构、工作原理、设计方法。

2．掌握简单运算器的数据传送通路。

3．验证运算功能发生器74LS181的组合功能。

二、实验设备

TDN-CM教学实验系统一套

三、实验原理

实验中所用的运算器数据通路图如图1-1。

图中所示的是由两片74LS181芯片以并/串形式构成的8位字长的运算器。

右方为低4位运算芯片，左方为高4位运算芯片。

低位芯片的进位输出端Cn+4与高位芯片的进位输入端Cn相连，使低4位运算产生的进位送进高4位运算中。

低位芯片的进位输入端Cn可与外来进位相连，高位芯片的进位输出引至外部。

两个芯片的控制端S0～S3和M各自相连。

为进行双操作数运算，运算器的两个数据输入端分别由两个数据暂存器DR1、DR2（用锁存器74LS273实现）来锁存数据。

要将内总线上的数据锁存到DR1或DR2中，则锁存器74LS273的控制端LDDR1或LDDR2须为高电平。

当T4脉冲来到的时候，总线上的数据就被锁存进DR1或DR2中。

为控制运算器向内总线上输出运算结果，在其输出端连接了一个三态门（用74LS245实现）。

若要将运算结果输出到总线上，则要将三态门74LS245的控制端ALU-B置低电平。

数据输入单元（DATAUNIT）用以给出参与运算的数据。

其中，输入开关经过一个三态门（74LS245）和内总线相连，该三态门的控制信号为SW-B，取低电平时，开关上的数据则通过三态门送入内总线中。

将“JTUNIT”单元中的T4接至“STATEUNIT”单元中的微动开关KK2的输出端。

在进行实验时，按动微动开关，即可获得实验所需的单脉冲。

总线数据显示灯（在BUSUNIT单元中）已与内总线相连，用来显示内总线上的数据。

控制信号中除T4为脉冲信号，其它均为电平信号。

S3、S2、S1、S0、Cn、M、LDDR1、LDDR2、ALU-B、SW-B各电平控制信号则使用“SWITCHUNIT”单元中的二进制数据开关来模拟，其中Cn、ALU-B、SW-B为低电平有效，LDDR1、LDDR2为高电平有效。

图1-1运算器通路图

对于单总线数据通路，作实验时就要分时控制总线，即当向DR1、DR2工作暂存器打入数据时，保证数据开关三态门打开，运算器输出三态门关闭；

当运算器输出结果至总线时，也应保证关闭数据输入三态门。

四、实验步骤

1.按图1-2连接实验电路并检查无误后打开电源开关。

图中将用户需要连接的信号线用小圆圈标明（其它实验相同，不再说明）。

2.用输入开关向暂存器DR1和DR2置数

（1）使SWITCHUNIT单元中的开关SW-B=0（打开数据输入三态门）、ALU-B=1（关闭ALU输出三态门）。

（2）拨动输入开关形成二进制数01100101（或其它数值）。

（数据显示灯亮为0，灭为1）

；

置LDDR1=1、LDDR2=0；

按动微动开关KK2，则将二进制数01100101置入DR1中。

（3）拨动输入开关形成二进制数10100111（或其它数值）；

使LDDR1=0、LDDR2=1；

按动微动开关KK2，则将二进制数10100111置入DR2中。

图1-2算术逻辑实验连线图

3.检验DR1和DR2中存的数是否正确。

（1）关闭数据输入三态门（SW-B=1），打开ALU输出三态门（ALU-B=0），并使LDDR1=0、LDDR2=0，关闭寄存器。

（2）置S3S2S1S0M为11111，总线显示灯则显示DR1中的数。

（3）置S3S2S1S0M为10101，总线显示灯则显示DR2中的数。

4.验证74LS181的算术运算和逻辑运算功能（采用正逻辑）

表1-1给出的74LS181的功能表。

表中“A”和“B”分别表示参与运算的两个数，“+”表示逻辑或，“加”表示算术求和。

（1）SW-B=1、ALU-B=0保持不变。

（2）可以通过改变S3S2S1S0MCN的组合来实现不