嵌入式系统组成结构简介PPT课件下载推荐.ppt

嵌入式系统组成结构简介PPT课件下载推荐.ppt

《嵌入式系统组成结构简介PPT课件下载推荐.ppt》由会员分享，可在线阅读，更多相关《嵌入式系统组成结构简介PPT课件下载推荐.ppt（71页珍藏版）》请在冰豆网上搜索。

,工作原理：

系统运行后即启动看门狗，开始自动计数，如果到一定时间未清看门狗，看门狗就会溢出从而引起看门狗中断，造成系统复位。

软件系统,软件（software）是计算机系统中与硬件（hardware）相互依存的另一部分，它包括程序（program）、相关数据（data）及其说明文档（document）。

其中：

程序是按照事先设计的功能和性能要求执行的指令序列；

数据是程序能正常操纵信息的数据结构；

文档是与程序开发维护和使用有关的各种图文资料。

嵌入式软件系统的分类,嵌入式软件,系统软件,支撑软件,应用软件,控制、管理计算机系统的资源,嵌入式操作系统嵌入式中间件（CORBA、Java）等等,辅助软件开发的工具,系统分析设计工具仿真开发工具交叉开发工具测试工具配置管理工具维护工具等,面向应用领域,手机软件路由器软件交换机软件飞控软件等,嵌入式软件系统的分类,从运行平台来分，嵌入式软件可以分为运行在开发平台上的软件：

设计、开发、测试工具等。

运行在嵌入式系统上的软件：

嵌入式操作系统、应用程序、驱动程序及部分开发工具。

宿主机,目标机,嵌入式软件系统的体系结构,硬件,应用层,驱动层,操作系统层,中间件层,嵌入式软件运行流程,系统升级,引导/升级系统,系统初始化,应用初始化,多任务应用,上电复位、板级初始化,远程升级,本地升级,基于多任务操作系统的嵌入式软件的主要运行流程该运行流程主要分为5个阶段,BSP的概念和特点,BSP（板级支持包）是介于底层硬件和操作系统之间的软件层，它完成系统上电后最初的硬件和软件初始化，并对底层硬件进行封装，使得操作系统不再面对具体的操作。

BSP的特点：

硬件相关性：

因为硬件具有应用相关性，所以，作为高层软件与硬件之间的接口，BSP必须为操作系统提供操作和控制具体硬件的方法。

操作系统相关性：

不同的操作系统具有各自的软件层次结构，因此，针对不同的操作系统具有特定的接口形式。

BoardSupportPackage,BSP的功能,完成嵌入式系统部分初始化A、片级初始化B、板级初始化C、系统级初始化完成硬件相关的设备驱动,设计BSP的方法,一、以典型的BSP做为参考二、参照操作系统或芯片厂商提供的BSP模板,第二讲嵌入式系统的组成结构,1,3,2,5,4,嵌入式系统的组成结构,嵌入式系统的硬件组成,嵌入式操作系统涉及的几个关键概念,嵌入式系统硬件涉及的几个关键概念,嵌入式操作系统,2022/10/18,嵌入式处理器,存储器,输入设备,输出设备,外围接口,软件,硬件单元,中央处理器是嵌入式系统的核心，负责控制整个系统的执行。

包括微处理器、微控制器、DSP处理器、专用处理器、SOC（SystemonChip）,存储器按存储信息的功能可分为只读存储器ROM（ReadOnlyMemory）和随机存储器RAM（RandomAccessMemory）,嵌入式系统中的输入形式一般包括触摸屏、语音输入、按键和虚拟键盘等,输出设备则主要有LCD显示和语音输出,外围接口主要有GPIO、串口、I2C总线、USB总线和IEEE1394总线等等,典型嵌入式系统基本组成硬件,最小硬件系统,用最少的元件组成的可以工作的系统,嵌入式微处理器的发展,嵌入式微处理器的特点,基础是通用微处理器与通用微处理器相比的区别：

体积小、重量轻、成本低、可靠性高功耗低工作温度、抗电磁干扰、可靠性等方面增强,体系结构,指令集,性能,功耗和管理,成本,集成度,嵌入式微处理器的集成度,用于桌面和服务器的微处理器的芯片内部通常只包括CPU核心、Cache、MMU、总线接口等部分，其他附加的功能如外部接口、系统总线、外部总线和外部设备独立在其他芯片和电路内。

嵌入式微处理器除了集成CPU核心、Cache、MMU、总线等部分外，还集成了各种外部接口和设备，如中断控制器、DMA、定时器、UART等。

符合嵌入式系统的低成本和低功耗需求，一块单一的集成了大多数需要的功能块的芯片价格更低，功耗更少。

单芯片方式（SingleChip）芯片组方式（ChipSet）：

由微处理器主芯片和一些从芯片组成,嵌入式微处理器的集成度,嵌入式微处理器是面向应用的，其片内所包含的组件的数目和种类是由它的市场定位决定的。

在最普通的情况下，嵌入式微处理器包括：

片内存储器：

部分嵌入式微处理器外部存储器的控制器，外设接口（串口，并口）LCD控制器：

面向终端类应用的嵌入式微处理器中断控制器，DMA控制器，协处理器定时器，A/D、D/A转换器多媒体加速器：

当高级图形功能需要时总线其他标准接口或外设,嵌入式微处理器的种类,1000多种硬件处理器，分为MCU、DSP、MPU、SOCARMRISC（ARM）TMS320DSP（TI）Trimedia（Philips）StrongARM（Intel）Xscale（Intel）MIPSRISC（MIPS）DragonBall（Motorola）,对比,从计算机角度看单片机功能太简单,性能太差DSP太专用,可以看成一个外设通用处理器与SOC是主要发展方向,主流的嵌入式微处理器,目前主流的嵌入式微处理器系列主要有ARM系列、MIPS系列、PowerPC系列、SuperH系列和X86系列等。

属于这些系列的嵌入式微处理器产品很多，有上千种以上。

Units（millions）,Source:

AndrewAllison,InsideTheNewComputerIndustry,January2001,ARM处理器的分类,结构体系版本（Architecture）ARMv4TARMv5TEARMv6ARMCortex（v7）,ProcessorFamilyARM7ARM9ARM10ARM11ARMCortex,按应用特征分类应用处理器ApplicationProcessor实时控制处理器Real-timeController微控制器Micro-controller,特征：

MMU,Cache最快频率、最高性能、合理功耗,特征：

MPU,Cache实时响应、合理性能、较低功耗,特征：

nosub-memorysystem一般性能、最低成本、极低功耗,嵌入式外围接口电路和设备接口,嵌入式外围设备：

在嵌入式系统硬件构成中，除核心控制部件（嵌入式微处理器/DSP为核心的微控制器、SoC）以外的各种存储器、输入/输出接口、作为人机接口的显示器/键盘、串行通信接口等。

根据外围设备的功能可分为以下5类:

存储器通信接口输入输出设备设备扩展接口电源及辅助设备,第二讲嵌入式系统的组成结构,1,3,2,5,4,嵌入式系统的组成结构,嵌入式系统的硬件组成,嵌入式操作系统涉及的几个关键概念,嵌入式系统硬件涉及的几个关键概念,嵌入式操作系统,冯诺依曼体系结构/哈佛体系结构CISC/RISC影响CPU性能的因素存储器系统I/O接口,嵌入式系统硬件涉及的几个关键概念,冯诺依曼体系结构模型,冯诺依曼体系的特点：

数据与指令都存储在同一存储空间中统一编址，指令和数据通过同一总线访问被大多数计算机所采用ARM7冯诺依曼体系,缺点：

取指令和存取数据要从同一个存储空间存取，经由同一总线传输，因而它们无法重叠执行,哈佛体系结构,指令寄存器,控制器,数据通道,输入,输出,中央处理器,程序存储器空间,指令0,指令1,指令2,数据存储器空间,数据0,数据1,数据2,地址,指令,地址,数据,哈佛体系结构的特点：

程序与数据在不同存储空间；

每个存储器独立编址、独立访问使用程序和数据总线，使数据吞吐率提高一倍适合于数字信号处理大多数DSP都是哈佛结构ARM9是哈佛结构,1944年，哈佛大学的HowardAiken发明了HarvardMark系列计算机，并且在其中采用了分开的指令存储器和数据存储器，这就是后来著名的“哈佛结构”,由于取指令和存取数据分别经由不同的存储空间和不同的总线，使得各条指令可以重叠执行，这样，也就克服了数据流传输的瓶颈，提高了运算速度。

CISC和RISC,CISC：

复杂指令集（ComplexInstructionSetComputer）具有大量的指令和寻址方式8/2原则：

80%的程序只使用20%的指令大多数程序只使用少量的指令就能够运行。

RISC：

精简指令集（ReducedInstructionSetComputer）在通道中只包含最有用的指令确保数据通道快速执行每一条指令使CPU硬件结构设计变得更为简单,传统的CISC指令集随着计算机的发展引入了各种各样的复杂指令，使得指令集和为此要实现这些指令的计算机体系结构越来越复杂，已经不堪重负。

指令规整、对称、简单，指令小于100条，基本寻址方式只有23种单周期指令，便于流水操作大量的寄存器（不少于32个）,CISC与RISC的数据通道,CISC的数据通道,RISC的数据通道,CISC与RISC的对比,影响CPU性能的因素：

流水线、超标量和缓存,流水线技术：

几个指令可以并行执行（使指令的执行速度或数据的处理速度更快，克服早期计算机指令执行和数据处理串行进行产生的处理器闲置时间的弊端）提高了CPU的运行效率内部信息流要求通畅流动,取指,分析,执行,流水线：

在CPU中把一条指令分解成多个可单独处理的操作，使每个操作在一个专门的硬件站（stage）上执行，这样一条指令需要顺序地经过流水线中多个站的处理才能完成，但是前后相连的几条指令可以依次流入流水线中，在多个站间重叠执行，因此可以实现指令的并行处理。

指令流水线以ARM为例,为增加处理器指令流的速度，ARM7系列使用3级流水线。

允许多个操作同时处理，比逐条指令执行要快。

PC指向正被取指的指令，而非正在执行的指令。

从存储器中读取指令,解码指令中用到的寄存器,寄存器读（从寄存器Bank）移位及ALU操作寄存器写（到寄存器Bank）,PCPC,PC-4PC-2,PC-8PC-4,ARMThumb,最佳流水线,该例中用6个时钟周期执行了6条指令。

所有的操作都在寄存器中（单周期执行）。

指令周期数（CPI）=1。

操作,周期,123456,Fetch,流水线能够正常工作的条件：

任意时刻，每一级所使用的硬件必须能独立操作，不能多级同时占用同一硬件资源。

在正常情况下，每条指令都被划分成这样3个时钟周期来完成，即指令执行时间（Latency）是3周期。

流水线的执行使得